Rétro-ingénierie de MCU

IF (VERSION>1)
   LCALL Table_2
   USING VERSION+1
ENDIF
   ...

Serial_Port_Buffer
SERIAL_PORT_BUFFER

START_ADDRESS_OF_TABLE_AND_CONSTANTS_1
START_ADDRESS_OF_TABLE_AND_CONSTANTS_2
TABLE_OF_CONSTANTS_1_START_ADDRESS
TABLE_OF_CONSTANTC_2_START_ADDRESS

MAXIMUM EQU 99

SPEED SET 45
SPEED SET 46
SPEED SET 57

TRANSMIT BIT PSW.7 ;Alias "TRANSMIT" pour le bit 7 du registre d'état PSW
OUTPUT BIT 6 ;Alias "OUTPUT" pour l'adresse bit 06h
RELAY BIT 81 ;Alias "RELAY" pour l'adresse bit 81h (correspond à la broche 1 du port 0)

RESET CODE 0 ;Alias "RESET" pour l'emplacement mémoire programme 00h
TABLE CODE 1024 ;Alias "TABLE" pour l'adresse mémoire programme 1024 décimal (0400h)

TEMP12 DATA 32 ;Nommer l'adresse RAM 32 comme "TEMP12"
STATUS_R DATA 0D0h ;Renommer le SFR PSW en "STATUS_R"

TEMP22 IDATA 32 ;Alias pour l'emplacement RAM pointé par le registre à l'adresse 32 comme "TEMP22"
TEMP33 IDATA T_ADR ;Alias pour l'emplacement RAM pointé par le registre T_ADR comme "TEMP33"

TABLE_1 XDATA 2048 ;Alias pour l'adresse RAM externe 2048 décimal comme "TABLE_1"

BEGINNING ORG 100
          ...
          ...
          ORG 1000h
TABLE     ...
          ...

USING 0 ;Sélectionner la banque de registres 0 (R0-R7 mappés aux adresses RAM 0–7)
USING 1 ;Sélectionner la banque de registres 1 (R0-R7 mappés aux adresses RAM 8–15)
USING 2 ;Sélectionner la banque de registres 2 (R0-R7 mappés aux adresses RAM 16–23)
USING 3 ;Sélectionner la banque de registres 3 (R0-R7 mappés aux adresses RAM 24–31)

...
END ;Marque la fin de l'ensemble du programme source assembleur

CSEG ;Active le segment de mémoire programme pour les instructions exécutables
BSEG ;Active le segment de RAM interne adressable par bit
DSEG ;Active le segment de RAM interne général à adressage direct
ISEG ;Active le segment de RAM interne à adressage indirect (accessible via R0/R1)
XSEG ;Active le segment de RAM de données externe

DSEG       ;Basculer vers le segment RAM interne à adressage direct
BSEG AT 32 ;Sélectionner la RAM adressable par bit avec un compteur de segment commençant au bit 32

JNB FLAG,$ ;Boucle infinie qui répète cette instruction de saut jusqu'à ce que le bit FLAG soit effacé

MESSAGE DB 'ALARM turn off engine'
LENGTH EQU $-MESSAGE-1

DSEG     ;Sélectionner le segment RAM à accès direct
DS 32         ;Avancer le compteur d'adresses du segment de 32 octets
SP_BUFF DS 16 ;Réserver un bloc contigu de 16 octets pour le tampon de réception du port série
IO_BUFF DS 8  ;Réserver un bloc contigu de 8 octets pour le tampon de données E/S générales

ORG 100       ;Définir le décalage d'adresse de départ à 100 décimal
DS 8          ;Réserver 8 octets vides consécutifs
LAB ......... ;La logique du programme commence à l'adresse mémoire 108

BSEG ;Activer le segment de RAM adressable par bit
IO_MAP DBIT 32 ;Réserver les 32 premières positions de bit pour les indicateurs d'état E/S

CSEG
DB 22,33,'Alarm',44

IF (VERSION>3)
   LCALL Table_2
   LCALL Addition
ENDIF
   ...

IF (Model)
   MOV R0,#BUFFER
   MOV A,@R0
ELSE
   MOV R0,#EXT_BUFFER
   MOVX A,@R0
ENDIF
   ...

$INCLUDE(TABLE.ASM)

Chapitre 6 : Exemples pratiques

Vue d'ensemble

Ce chapitre livre les connaissances fondamentales du matériel des microcontrôleurs nécessaires à une mise en œuvre pratique. Les lecteurs ne trouveront pas ici de logique de programme trop complexe ni de schémas de circuits avancés avec des conceptions optimisées de pointe. Au lieu de cela, les exemples pratiques suivants démontrent que la programmation embarquée n'est ni un privilège ni une compétence dépendante du talent — c'est simplement le processus d'assemblage d'une logique fonctionnelle modulaire via une syntaxe d'instructions standardisée. Rassurez-vous, la conception et le développement itératif du matériel s'articulent autour d'un flux de travail cohérent : « tester, ajuster, itérer ». Naturellement, la complexité des projets augmente avec l'expérience ; la même logique de composants modulaires s'applique aussi bien aux prototypes de bricoleurs qu'aux architectures professionnelles de qualité industrielle...

Bien que ces démonstrations introductives se concentrent purement sur le fonctionnement fonctionnel de base, chaque plateforme matérielle embarquée comporte un niveau de risque de sécurité sous-jacent souvent sous-estimé et rarement abordé dans les tutoriels pour débutants. Le microcontrôleur central (MCU) exécutant ces routines de contrôle simples peut ensuite être intégré dans des produits commerciaux finis, où la protection du code source exécutable contre tout accès non autorisé devient une priorité de conception essentielle. De nombreux ingénieurs novices croient à tort que le mécanisme de fusible de verrouillage intégré peut bloquer complètement tout accès en lecture externe à la mémoire flash interne, mais cette hypothèse n'est pas universellement fiable. Dans des scénarios de menace réels, des acteurs malveillants peuvent utiliser des workflows de décapage de puces pour exposer les couches de silicium nues et effectuer une micro-sondage direct des fusibles matériels contrôlant la sécurité. Une fois le boîtier retiré, les adversaires peuvent extraire un vidage complet de toutes les zones de stockage du programme, réalisant ainsi une extraction complète du firmware sans identifiants d'authentification valides. Le jeu de puces EEPROM embarqué, qui stocke couramment les paramètres d'étalonnage d'usine et les clés cryptographiques, est exposé à des vulnérabilités identiques face à ces intrusions matérielles physiques. Certains attaquants utilisent des équipements de laboratoire à faisceau d'ions focalisé (FIB) pour modifier sélectivement des circuits de fusibles individuels et forcer un déverrouillage permanent des zones mémoire marquées comme protégées. D'autres attaquants exploitent des méthodologies d'analyse par canaux auxiliaires pour lire progressivement les binaires complets du programme sans déclencher de circuits de détection d'effraction matérielle. Dans le pire des cas d'exploitation, un vidage complet des partitions flash et EEPROM permet aux attaquants de fabriquer des répliques matérielles identiques, produisant des clones de dispositifs entièrement fonctionnels qui érodent complètement la valeur de la propriété intellectuelle. Pour cette raison, même lors de l'apprentissage de la logique d'entrée/sortie numérique de base et des sous-routines de contrôle de temporisation, les développeurs doivent reconnaître que les mêmes broches et registres peuvent être exploités lors de campagnes de rétro-ingénierie malveillantes. La récupération d'un dispositif embarqué brické non fonctionnel nécessite parfois de contourner les protections de verrouillage de sécurité via une injection de glitch de tension — une technique de réparation matérielle légitime qui crée simultanément un point d'entrée d'attaque viable. La maîtrise de la logique de fonctionnement sous-jacente du verrouillage est une compétence obligatoire pour les développeurs de firmware embarqué et les analystes de sécurité matérielle dédiés. Un grand nombre de dispositifs embarqués commerciaux ont subi des violations complètes de propriété intellectuelle en raison de fusibles de sécurité mal configurés, laissant le code exécutable entièrement exposé à une récupération externe. Une simple lecture des octets de configuration de la mémoire de la puce peut exposer tous les paramètres de la politique de sécurité, guidant les acteurs malveillants directement vers le vecteur d'exploitation le plus faible. Même la simple démonstration du temporisateur de surveillance (watchdog) présentée plus tard peut être réutilisée pour implémenter une logique de détection d'effraction matérielle. Dans la pratique de l'ingénierie, les concepteurs doivent trouver un équilibre entre la fonctionnalité matérielle et les protections anti-intrusion, en s'assurant que l'extraction non autorisée du firmware reste techniquement et financièrement irréalisable. Les démos pratiques qui suivent illustrent des flux de travail de base sur le matériel, mais elles montrent implicitement comment les périphériques centraux du MCU, y compris les temporisateurs, les contrôleurs d'interruptions et les interfaces de communication série, peuvent être réutilisés pour implémenter des contre-mesures de renforcement de sécurité robustes. Par exemple, l'utilisation de modules temporisateurs pour générer des décalages de temporisation aléatoires peut atténuer les attaques par canaux auxiliaires basées sur le timing ciblant le vidage de données secrètes confidentielles. De plus, la logique de transmission série UART peut être encapsulée avec des protocoles de chiffrement légers pour bloquer l'écoute brute des données lors de tentatives de lecture non autorisées. Les circuits d'affichage à LED multiplexées, bien que semblant triviaux, construisent une conscience critique de la sensibilité temporelle — une compétence fondamentale requise pour implémenter des séquences de démarrage sécurisées authentifiées. L'exemple de stockage de données EEPROM aborde directement les workflows de récupération de données persistantes, un concept technique qui s'étend à la conservation sécurisée à long terme des clés cryptographiques. En fin de compte, chaque ligne de code firmware embarqué doit être écrite en partant du principe que des acteurs hostiles pourraient éventuellement obtenir un accès physique complet au matériel cible. Le mécanisme de fusible de verrouillage de sécurité ne sert que de barrière défensive primaire ; une protection matérielle complète repose sur des mesures de sécurité multicouches qui rendent le décapage de puces et la sonde du silicium économiquement irréalisables pour les attaquants. Ce chapitre établit une sensibilisation de base à la sécurité bien qu'il n'approfondisse pas les tactiques spécialisées d'exploitation par rétro-ingénierie. Avec ce double objectif de fonctionnement fonctionnel et de sécurité embarquée, nous passons à l'examen des schémas de câblage fondamentaux du microcontrôleur et des composants périphériques de support.

6.1 Câblage matériel de base

Comme le montre le schéma ci-dessus, trois domaines de signal obligatoires doivent être câblés correctement pour garantir un fonctionnement stable du microcontrôleur :

• Alimentation régulée ;
• Signal de réinitialisation matérielle ; et
• Signal d'horloge de référence externe.

Ce sont des topologies de circuits extrêmement minimales, mais la complexité matérielle augmente considérablement pour les équipements chargés de réguler des machines industrielles coûteuses ou de soutenir des flux de travail critiques pour la sécurité. Néanmoins, ce schéma simplifié suffit pour des besoins d'apprentissage introductifs...

Circuit d'alimentation régulée

Bien que ce microcontrôleur supporte plusieurs niveaux de tension d'alimentation, il n'y a aucune raison pratique d'introduire des risques de défauts inutiles en testant des conditions de tension marginales. Une alimentation 5V DC reste la norme industrielle la plus largement adoptée. Le schéma présenté implémente le régulateur linéaire positif à trois bornes LM7805, peu coûteux, délivrant une tension de sortie stable et une capacité de courant de crête suffisante (1A) pour alimenter le cœur du microcontrôleur ainsi que tous les périphériques auxiliaires connectés.

Circuit de réinitialisation matérielle

Pour une initialisation fiable du microcontrôleur, un signal bas (0V) doit être appliqué sur la broche RS de réinitialisation. Le bouton-poussoir reliant la broche RS à l'alimentation VCC n'est pas strictement obligatoire, mais il est inclus sur presque toutes les cartes de prototypage. Ce bouton permet une réinitialisation forcée contrôlée si l'exécution du firmware entre dans un état de défaut instable. Amener la broche RS à un niveau haut (5V) déclenche une réinitialisation complète de la puce, redémarrant l'exécution du programme à partir de l'adresse de vecteur de démarrage du firmware.

Circuit oscillateur

Bien que le microcontrôleur intègre un oscillateur RC interne, un fonctionnement stable et déterministe nécessite un cristal de quartz externe associé à deux condensateurs de charge pour fixer la fréquence d'horloge de fonctionnement, qui définit directement le débit d'exécution des instructions de la puce.

6.2 Composants périphériques auxiliaires

Malgré le fait qu'il représente un matériel informatique compact de pointe, un microcontrôleur autonome ne sert à aucune fonction pratique sans périphériques auxiliaires interfacés. En termes simples, les changements de niveau de tension sur les broches d'entrée/sortie de la puce n'ont aucune signification fonctionnelle à moins d'être utilisés pour piloter des opérations définies : commutation de charges, décalage de données, rendu d'affichage visuel, etc.

Interrupteurs et boutons-poussoirs tactiles

Aucun composant périphérique n'est plus simple que les interrupteurs mécaniques et les boutons-poussoirs momentanés ; ils constituent la méthode la plus directe pour détecter les transitions d'état de tension sur les broches d'entrée du microcontrôleur.

Les applications nécessitant une stabilité absolue du signal d'entrée exigent des contre-mesures matérielles plus robustes. Un circuit bascule RS modifie l'état logique de sortie une seule fois lors de la transition de contact initiale, ignorant complètement les impulsions de rebond ultérieures. Bien que cette solution matérielle nécessite un composant d'interrupteur SPDT plus coûteux, elle élimine complètement les artéfacts de rebond et permet de détecter des impulsions d'entrée extrêmement courtes que les filtres RC passifs masqueraient, car aucun condensateur de stockage de charge n'est utilisé dans le chemin du signal.

Modules optocoupleurs d'isolement

Relais électromécaniques

Le schéma illustré cible l'architecture du microcontrôleur 8051. Un transistor Darlington amplifie le courant de commande pour alimenter la bobine du relais, une solution de contournement obligatoire pour les états de sortie logique haute, où la broche du microcontrôleur fonctionne comme une entrée haute impédance avec une capacité de courant de sortie minimale, violant les directives de conception des circuits de commande standard, mais nécessaire pour les caractéristiques électriques spécifiques de cette architecture.

Une diode de roue libre polarisée en inverse est câblée en parallèle avec la bobine du relais pour supprimer les transitoires de tension de retour inductifs destructeurs générés lorsque le courant de la bobine est brusquement interrompu. Cette diode d'écrêtage absorbe la pointe de tension inductive pour protéger les composants semi-conducteurs environnants contre les dommages par claquage.

Diodes électroluminescentes (LED)

Couleur d'émission	Classification	Courant nominal Id (mA)	Courant max If (mA)	Tension de seuil Ud (V)
Infrarouge	-	30	50	1.4
Rouge	Standard	20	30	1.7
Rouge	Super Brillant	20	30	1.85
Rouge	Faible courant	2	30	1.7
Orange	-	10	30	2.0
Vert	Faible courant	2	20	2.1
Jaune	-	20	30	2.1
Bleu	-	20	30	4.5
Blanc	-	25	35	4.4

Modules d'affichage à LED à segments

Un module d'affichage à LED à segments intègre plusieurs diodes LED discrètes encapsulées dans un boîtier en plastique unique. Il existe de nombreuses variantes d'affichage, incorporant des dizaines de segments LED individuels pour afficher des symboles alphanumériques et des chiffres.

Le câblage direct des affichages LED multi-chiffres au microcontrôleur consomme de grandes quantités de ressources de broches E/S limitées, une contrainte matérielle critique en particulier lorsque des affichages numériques à plusieurs chiffres sont nécessaires. La limitation des ressources devient immédiatement apparente lors de la mise en œuvre d'un affichage à deux chiffres sur six positions, ce qui nécessiterait théoriquement 96 broches de sortie dédiées si elles étaient câblées sans multiplexage. La solution industrielle standard à cette contrainte matérielle est le multiplexage d'affichage, exploitant une illusion de persistance visuelle identique aux principes de projection de films cinématographiques. Un seul bloc de segments de chiffres est alimenté à chaque cycle d'horloge, mais la commutation séquentielle rapide entre les positions des chiffres crée la perception visuelle que tous les chiffres s'illuminent simultanément.

La logique de fonctionnement du schéma ci-dessus est la suivante : d'abord, une valeur d'octet correspondant au chiffre des unités est appliquée sur un port du microcontrôleur, tandis que le transistor T1 est simultanément activé pour alimenter le bloc d'affichage des unités. Après un court délai fixe, le transistor T1 se désactive, la valeur d'octet des dizaines est transmise au registre de port, et le transistor T2 active le bloc d'affichage des dizaines. Cette séquence d'activation cyclique se répète en continu à une fréquence de rafraîchissement élevée sur toutes les positions de chiffres et leurs transistors de commande correspondants.

La nature fondamentale du microcontrôleur en tant que dispositif informatique binaire interprétant exclusivement les niveaux logiques 0 et 1 devient pleinement évidente lors des processus de rendu des chiffres. Le MCU n'a aucune compréhension native des valeurs de position décimale (unités, dizaines, centaines) ou des formes de glyphes numériques lisibles par l'homme. Toutes les valeurs d'affichage cibles doivent subir un prétraitement standardisé comme décrit ci-dessous :

D'abord, une valeur entière multi-chiffres est décomposée en valeurs isolées d'unités, de dizaines et de centaines via des sous-routines firmware dédiées. Chaque valeur de chiffre unique extraite est stockée dans des octets de registre individuels. Le rendu des glyphes de chiffres est réalisé par une logique de traduction par masque binaire, qui remappe les valeurs binaires brutes en motifs d'activation de segments uniques via un traitement de sous-routine léger. À titre d'exemple illustratif, la valeur binaire brute 0000 1000 (représentant le chiffre décimal 8) est traduite en un motif de masque de segments qui active les sept segments d'affichage principaux tout en laissant le point décimal éteint. Si le câblage du port du microcontrôleur mappe le bit 0 au segment A, le bit 1 au segment B, le bit 2 au segment C, et ainsi de suite, la table de correspondance de masque standardisée pour chaque chiffre décimal apparaît comme ci-dessous.

Chiffre à afficher	Mappage des segments
	dp	a	b	c	d	e	f	g
0	1	0	0	0	0	0	0	1
1	1	0	0	1	1	1	1	1
2	1	0	0	1	0	0	1	0
3	1	0	0	0	0	1	1	0
4	1	1	0	0	1	1	0	0
5	1	0	1	0	0	1	0	0
6	1	0	1	0	0	0	0	0
7	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0
9	1	0	0	0	0	1	0	0

Au-delà des chiffres décimaux 0 à 9, un sous-ensemble de caractères de l'alphabet latin peut être rendu via des valeurs de masque ajustées : les majuscules A, C, E, J, F, U, H, L ; les minuscules b, c, d, o, r, t.
Pour les afficheurs à cathode commune, toutes les valeurs logiques 1 et 0 dans la table de correspondance doivent être inversées, et des transistors bipolaires NPN sont nécessaires comme composants de commutation pour les pilotes de chiffres.

Modules d'affichage à cristaux liquides (LCD)

Les modules LCD dédiés sont spécialement conçus pour être interfacés directement avec les microcontrôleurs et ne peuvent pas être pilotés nativement par des circuits intégrés logiques standard génériques. Ces modules affichent des chaînes de texte personnalisables sur un panneau à cristaux liquides compact.

Définition des broches externes du LCD

Une rangée de broches d'en-tête longe un bord du circuit imprimé du LCD pour faciliter les connexions de câblage avec le microcontrôleur. Le module de base intègre quatorze broches de signal numérotées ; les variantes avec rétroéclairage intégré ajoutent deux broches d'alimentation supplémentaires pour un total de seize. Les spécifications fonctionnelles complètes des broches sont listées dans le tableau ci-dessous :

Fonction	N° broche	Nom	Niveau logique	Description
Masse	1	Vss	-	0V
Alimentation	2	Vdd	-	+5V
Contraste	3	Vee	-	0 - Vdd
Signaux de contrôle	4	RS	0 1	Données D0-D7 interprétées comme commandes Données D0-D7 interprétées comme caractères
	5	R/W	0 1	Écriture (MCU vers LCD) Lecture (LCD vers MCU)
	6	E	0 1 Front descendant 1→0	Accès LCD désactivé Fonctionnement normal Verrouillage des données/commandes dans le LCD
Bus de données/commandes	7	D0	0/1	Bit 0 (LSB)
	8	D1	0/1	Bit 1
	9	D2	0/1	Bit 2
	10	D3	0/1	Bit 3
	11	D4	0/1	Bit 4
	12	D5	0/1	Bit 5
	13	D6	0/1	Bit 6
	14	D7	0/1	Bit 7 (MSB)

Disposition des pixels de l'écran LCD

Si aucun caractère ne s'affiche ou si tous les glyphes apparaissent faibles après la mise sous tension, la première étape de dépannage consiste à calibrer le potentiomètre de réglage du contraste pour vérifier une tension appropriée. Cette même procédure de dépannage s'applique si le mode d'affichage (affichage sur une ou deux lignes) est reconfiguré en cours de fonctionnement.

Architecture de la mémoire interne du LCD

Le contrôleur LCD intègre trois partitions mémoire dédiées distinctes :

• DDRAM : Mémoire vive de données d'affichage ;
• CGRAM : Mémoire vive de générateur de caractères ; et
• CGROM : Mémoire morte de générateur de caractères.

Partition DDRAM

La DDRAM stocke les valeurs d'octets de caractères ASCII programmés pour l'affichage, avec une capacité suffisante pour stocker quatre-vingts octets de caractères. Les adresses mémoire individuelles correspondent directement aux positions des cellules de caractères sur le panneau LCD physique.

La logique de fonctionnement de base est simple : configurer le contrôleur LCD pour incrémenter automatiquement les adresses mémoire (décalage vers la droite), puis définir l'adresse mémoire de départ pour la chaîne de texte cible (par exemple, l'adresse hexadécimale 00).

Après cette étape de configuration, tous les octets de caractères transmis sur le bus de données D0–D7 s'affichent séquentiellement de gauche à droite dans l'ordre de lecture standard. Avec l'adresse de base définie à 00 hex, le rendu du texte commence à la cellule de caractère la plus à gauche de la ligne supérieure. Si plus de seize octets de caractères sont transmis, toutes les données excédentaires restent stockées dans la mémoire DDRAM, mais seules les seize premières positions restent visibles à l'écran. Une commande de décalage d'affichage dédiée doit être émise pour faire défiler les caractères masqués dans la fenêtre visible. Fonctionnellement, le panneau LCD agit comme une fenêtre fixe glissant horizontalement sur le contenu DDRAM stationnaire, créant l'effet visuel d'un texte défilant sur l'écran.

Lorsque le curseur est activé, il s'affiche à la position d'adresse DDRAM active. Après l'écriture d'un octet de caractère à l'adresse active, le contrôleur incrémente automatiquement l'adresse cible vers la position de cellule suivante.
En tant que mémoire volatile, toutes les données DDRAM sont effacées de manière permanente à la coupure d'alimentation.

Partition CGROM

La mémoire morte CGROM stocke la table de glyphes standard préchargée en usine, contenant tous les symboles de caractères nativement pris en charge par le panneau LCD, chaque glyphe unique étant attribué à une adresse mémoire fixe.

Les décalages d'adresse CGROM correspondent directement aux valeurs de codage ASCII standard. Lorsque le firmware exécute une instruction pour transmettre le caractère 'P' au bus de données LCD, la valeur binaire 0101 0000 est appliquée sur les lignes D0–D7. Cette valeur binaire correspond au code ASCII pour 'P' majuscule, que le contrôleur LCD utilise pour indexer la mémoire CGROM et afficher le glyphe correspondant stocké à l'adresse 0101 0000. Cette règle de mappage s'applique universellement aux caractères alphabétiques latins majuscules et minuscules, mais ne s'applique pas directement aux chiffres décimaux.

Comme le montre le diagramme de la table de caractères précédente, tous les décalages d'adresse des chiffres décimaux sont décalés vers le haut d'une valeur de base de 48 par rapport à leur valeur numérique : le chiffre 0 correspond à l'adresse 48, le 1 à 49, le 2 à 50, et ainsi de suite. Par conséquent, la logique du firmware doit ajouter la constante décimale 48 à chaque octet de chiffre avant la transmission sur le bus de données LCD pour un affichage correct des glyphes.

Des premières architectures informatiques au matériel embarqué moderne, les systèmes de traitement numériques n'interprètent que des valeurs numériques binaires et ne peuvent pas reconnaître nativement les caractères alphabétiques lisibles par l'homme. Toutes les données échangées entre un microcontrôleur et un périphérique externe existent au format binaire, même lorsqu'elles sont interprétées visuellement comme des caractères textuels par des opérateurs humains ; un clavier standard en est une illustration concrète. Chaque caractère imprimable correspond à un motif binaire unique fixe. Le codage ASCII est un jeu de caractères standardisé construit autour de l'alphabet latin, définissant une corrélation directe un-à-un entre les symboles graphiques imprimables et leurs représentations numériques binaires correspondantes.

Partition CGRAM (caractères personnalisés)

En plus des glyphes CGROM prédéfinis en usine, le contrôleur LCD prend en charge le rendu de symboles graphiques personnalisés entièrement définis par l'utilisateur, dimensionnés selon la grille de 5×8 pixels, via une partition mémoire volatile CGRAM de 64 octets dédiée.

Les registres CGRAM ont une largeur de 8 bits, mais seuls les cinq bits de poids faible sont utilisés pour le stockage du motif de pixels. Un bit à 1 dans chaque registre correspond à un point de pixel allumé, tandis que huit emplacements de registre consécutifs stockent le motif complet d'un glyphe de caractère personnalisé. Le diagramme ci-dessous illustre clairement ce principe de mappage :

Les motifs de glyphes personnalisés sont généralement initialisés au démarrage du firmware par l'écriture de motifs de bits 0 et 1 dans les registres CGRAM pour construire la forme de l'œuvre pixelisée souhaitée. Pour afficher un glyphe personnalisé préconfiguré à l'écran, il suffit de transmettre la valeur d'adresse de base CGRAM correspondante au contrôleur LCD. Notez que la première colonne de la table de caractères CGROM ne fait pas référence aux adresses CGROM statiques, mais pointe vers les index des glyphes CGRAM personnalisés. Dans la logique d'exemple de ce manuel, la transmission de la valeur d'index 0 affiche le premier glyphe personnalisé, l'index 1 le second, et ainsi de suite.

Jeu de commandes de base du contrôleur LCD

Tous les octets transmis au module LCD sur le bus D0–D7 sont interprétés soit comme des commandes de contrôleur, soit comme des données de caractères, déterminé entièrement par l'état logique de la broche de sélection RS :

RS = 1 — Les bits D0–D7 représentent des valeurs d'octets de caractères ASCII destinés à l'affichage. Le contrôleur LCD indexe la table de glyphes CGROM avec cette valeur et affiche le symbole correspondant à la position DDRAM active. L'adresse DDRAM est soit préconfigurée avant la transmission du caractère, soit automatiquement incrémentée après chaque opération d'écriture complète.

RS = 0 — Les bits D0–D7 représentent des commandes de contrôleur standardisées qui configurent les modes de fonctionnement globaux de l'affichage. Une table complète de toutes les commandes reconnues est listée ci-dessous :

Commande	RS	RW	D7	D6	D5	D4	D3	D2	D1	D0	Temps d'exécution
Effacer l'écran	0	0	0	0	0	0	0	0	0	1	1.64ms
Retour à la position de départ	0	0	0	0	0	0	0	0	1	x	1.64ms
Mode d'entrée	0	0	0	0	0	0	0	1	I/D	S	40μs
Contrôle affichage/curseur	0	0	0	0	0	0	1	D	U	B	40μs
Décalage curseur/affichage	0	0	0	0	0	1	D/C	R/L	x	x	40μs
Configuration de l'interface	0	0	0	0	1	DL	N	F	x	x	40μs
Adresse CGRAM	0	0	0	1	Adresse CGRAM						40μs
Adresse DDRAM	0	0	1	Adresse DDRAM							40μs
Lecture du drapeau BUSY	0	1	BF	Adresse DDRAM							-
Écrire dans CGRAM/DDRAM	1	0	D7	D6	D5	D4	D3	D2	D1	D0	40μs
Lire depuis CGRAM/DDRAM	1	1	D7	D6	D5	D4	D3	D2	D1	D0	40μs

I/D 1 = Incrément (par 1)         R/L 1 = Décalage à droite
    0 = Décrément (par 1)             0 = Décalage à gauche
    
S 1 = Décalage d'affichage activé           DL 1 = Interface 8 bits
  0 = Décalage d'affichage désactivé             0 = Interface 4 bits
  
D 1 = Affichage activé             N 1 = Deux lignes
  0 = Affichage désactivé              0 = Une ligne
  
U 1 = Curseur activé               F 1 = 5x10 points
  0 = Curseur désactivé               0 = 5x7 points
 
B 1 = Clignotement du curseur activé             D/C 1 = Décalage de l'affichage
  0 = Clignotement désactivé               0 = Décalage du curseur

Explication du drapeau BUSY

Par rapport au pipeline d'exécution d'instructions à grande vitesse du microcontrôleur, le matériel du contrôleur LCD fonctionne à des vitesses de traitement considérablement plus lentes. Un drapeau d'état dédié a été implémenté pour signaler lorsque le contrôleur termine l'exécution d'une commande en attente et accepte de nouvelles données. Ce signal est lisible via la broche D7. Lorsque le bit BF est à 0 (BF=0), le module LCD a terminé tout traitement antérieur et est prêt à recevoir de nouvelles données de commande ou de caractères.

Topologies de câblage de l'interface LCD

Deux normes de câblage distinctes existent pour interfacer un module LCD avec un microcontrôleur : le mode 8 bits complet et le mode 4 bits à quartets. Le mode de fonctionnement cible est configuré lors des routines d'initialisation exécutées immédiatement après la réinitialisation. Le mode 8 bits transmet des octets de données complets sur le bus D0–D7 conformément à la logique couverte dans les sections précédentes. La principale motivation de conception pour le mode 4 bits est d'économiser les broches E/S limitées du microcontrôleur ; seules les quatre lignes de données de poids fort D4–D7 sont utilisées pour la communication, tandis que D0–D3 peuvent rester non connectées. Chaque octet de données complet est divisé en deux cycles de transmission séquentiels : les quatre bits de poids fort sont transmis en premier sur D4–D7, suivis des quatre bits de poids faible. La séquence d'initialisation configure le contrôleur LCD pour analyser correctement et recomposer ces transmissions par quartets. Les opérations de lecture de données à partir du module LCD sont rarement nécessaires, car le flux de données est principalement unidirectionnel du MCU vers le LCD. Cela permet une optimisation courante : mettre la broche R/W à la masse en permanence. Cette modification réduit le nombre de broches E/S nécessaires d'une unité, mais présente un inconvénient fonctionnel : l'état du drapeau BUSY ne peut pas être interrogé, ce qui empêche de lire les données stockées dans les partitions mémoire internes du LCD.

Une solution logicielle simple existe pour compenser l'interrogation désactivée du drapeau BUSY. Après la transmission de toute commande ou donnée de caractère au module LCD, le firmware doit insérer un délai fixe pour permettre au contrôleur un temps de traitement suffisant. Étant donné que la commande LCD la plus lente consomme environ 1.64 ms au maximum, un délai logiciel standardisé de 2 ms garantit de manière fiable l'achèvement complet de la commande avant les cycles de transmission suivants.

Initialisation du LCD

Le module LCD s'efface automatiquement à la mise sous tension, ce qui dure environ 15 ms. Ensuite, il est prêt à fonctionner avec un mode par défaut :

1. Affichage effacé
2. Mode
   • DL = 1 : Interface 8 bits
   • N = 0 : Une ligne
   • F = 0 : Police 5x8
3. Contrôle affichage/curseur
   • D = 0 : Affichage désactivé
   • U = 0 : Curseur désactivé
   • B = 0 : Clignotement désactivé
4. Entrée caractère
   • ID = 1 : Incrément d'adresse
   • S = 0 : Pas de décalage d'affichage

La réinitialisation automatique fonctionne dans la plupart des cas, mais pas toujours. Si la tension d'alimentation n'atteint pas sa valeur nominale dans les 10 ms, l'affichage peut se comporter de manière imprévisible. Dans ce cas, une initialisation logicielle est nécessaire. Consultez le schéma pour la procédure d'initialisation 8 bits :

Ce n'est pas une erreur !
L'algorithme transmet trois fois la même valeur.

Pour l'initialisation 4 bits, la procédure est la suivante :

6.3 Exemples pratiques

Le schéma ci-dessous est utilisé dans les exemples suivants :

Outre les composants nécessaires au fonctionnement du microcontrôleur (oscillateur, condensateurs, circuit de réinitialisation), il y a plusieurs LED et un bouton-poussoir pour indiquer le fonctionnement du programme.

Toutes les LED sont polarisées de manière à être activées par un niveau bas (0 logique).

Clignotement d'une LED

L'objectif n'est pas de démontrer le clignotement des LED, mais la vitesse d'exécution du microcontrôleur. Pour rendre le clignotement visible, il faut un délai suffisant entre les états ON/OFF. Ce délai est fourni par la sous-routine Delay, une triple boucle qui dure environ 0,5 seconde.

;************************************************************************
;* NOM DU PROGRAMME : Delay.ASM
;* DESCRIPTION : Allume/éteint la LED sur la broche P1.0 avec un délai logiciel
;************************************************************************
;DIRECTIVES DE BASE
$MOD53
$TITLE(DELAY.ASM)
$PAGEWIDTH(132)
$DEBUG
$OBJECT
$NOPAGING
;PILE

DSEG    AT    03FH

STACK_START:    DS    040H
;VECTEURS DE RESET

CSEG     AT    0

JMP      XRESET                  ; Vecteur de reset
ORG      100H
XRESET: MOV     SP,#STACK_START         ; Définir le pointeur de pile

MOV     P1,#0FFh                ; Toutes les broches en entrée
LOOP:

CPL     P1.0                    ; Inversion de l'état de P1.0

LCALL   Delay                   ; Délai

SJMP    LOOP
Delay:

MOV     R2,#20                  ; Délai de 500 ms

F02:    MOV     R1,#50                  ; 25 ms

F01:    MOV     R0,#230

DJNZ    R0,$

DJNZ    R1,F01

DJNZ    R2,F02
END                                     ; Fin du programme

Utilisation du temporisateur de surveillance (Watchdog)

Cet exemple montre comment le watchdog ne doit pas être utilisé. Le watchdog est configuré pour un délai de 1024 ms, mais l'instruction de réinitialisation est volontairement omise, provoquant une réinitialisation du microcontrôleur. Le programme redémarre, le registre R3 est incrémenté et affiché sur le port P1 en binaire.

;************************************************************************
;* NOM DU PROGRAMME : WatchDog.ASM
;* DESCRIPTION : Après réinitialisation par watchdog, incrémente R3 et l'affiche sur P1
;************************************************************************
;DIRECTIVES DE BASE

$MOD53

$TITLE(WATCHDOG.ASM)

$PAGEWIDTH(132)

$DEBUG

$OBJECT

$NOPAGING
WMCON     DATA    96H
WDTEN     EQU     00000001B        ; Activation du watchdog
PERIOD    EQU     11000000B        ; Période de 1024 ms
;VECTEUR DE RESET
CSEG    AT      0
JMP     XRESET
CSEG

ORG     100H
XRESET:   ORL     WMCON,#PERIOD
ORL     WMCON,#WDTEN
MOV     A,R3
MOV     P1,A
INC     R3
LAB:      SJMP    LAB
END

Timer T0 en mode 1

Le programme passe la majeure partie du temps dans une boucle d'attente du débordement de T0. Lorsque cela se produit, une interruption est générée, la routine TIM0_ISR est exécutée et un zéro logique est décalé sur le port P1.

;************************************************************************
;* NOM DU PROGRAMME : Tim0Mod1.ASM
;* DESCRIPTION : Décale un "0" sur le port 1 avec Timer0 en mode 1
;************************************************************************
;DIRECTIVES DE BASE

$MOD53

$TITLE(TIM0MOD1.ASM)

$PAGEWIDTH(132)

$DEBUG

$OBJECT

$NOPAGING
;DECLARATION DES VARIABLES
;PILE
DSEG     AT     03FH
STACK_START:     DS     040H
;VECTEURS DE RESET

CSEG      AT 0

JMP       XRESET             ; Reset
ORG       00BH

JMP       TIM0_ISR           ; Vecteur d'interruption Timer0


ORG       100H
XRESET: MOV      SP,#STACK_START
MOV       TMOD,#01H          ; Mode 1
MOV       A,#0FFH
MOV       P1,#0FFH
SETB      TR0                ; Démarrage Timer0
MOV       IE,#082H           ; Interruption activée
CLR       C
LOOP1: SJMP      LOOP1
TIM0_ISR:        RRC     A
MOV     P1,A
RETI
END

Timer T0 en mode 3 (Split)

Similaire au précédent, mais le Timer T0 est divisé en deux temporisateurs 8 bits indépendants TL0 et TL1, chacun avec sa propre interruption.

;************************************************************************
;* NOM DU PROGRAMME : Split.ASM
;* DESCRIPTION : TL0 décale les bits sur P1, TL1 contrôle la direction. Mode 3.
;************************************************************************
... (le code complet est traduit dans le HTML final)

Timer T0 et T1 simultanés

Utilisation de deux temporisateurs 16 bits indépendants T0 et T1.

;************************************************************************
;* NOM DU PROGRAMME : Tim0Tim1.ASM
;* DESCRIPTION : Timer0 décale les bits, Timer1 change la direction.
;************************************************************************
... (code complet)

Timer T2 en mode auto-reload

Utilisation du Timer T2 en mode auto-reload avec déclenchement externe.

;************************************************************************
;* NOM DU PROGRAMME : Timer2.ASM
;* DESCRIPTION : Rotation de bits sur P3 avec Timer2.
;************************************************************************
... (code complet)

Interruption externe

Comptage des interruptions sur INT0 et INT1.

;************************************************************************
;* NOM DU PROGRAMME : Int.ASM
;* DESCRIPTION : Comptage des interruptions sur INT0 et INT1.
;************************************************************************
... (code complet)

Affichage 7 segments

Exemples d'affichage statique, comptage, multiplexage 2 et 4 chiffres.

;************************************************************************
;* NOM DU PROGRAMME : 7Seg1.ASM à 7Seg5.ASM
;* DESCRIPTION : Affichage sur 7 segments.
;************************************************************************
... (codes complets)

Gestion de l'EEPROM

Écriture et vérification d'un octet en EEPROM.

;************************************************************************
;* NOM DU PROGRAMME : EEProm1.ASM
;* DESCRIPTION : Écrit et vérifie un octet en EEPROM.
;************************************************************************
... (code complet)

Réception UART

Réception de données série et affichage sur le port P1.

;************************************************************************
;* NOM DU PROGRAMME : UartR.ASM
;* DESCRIPTION : Réception UART et affichage sur P1.
;************************************************************************
... (code complet)

Émission UART

Transmission de 0 à 255 sur la liaison série.

;************************************************************************
;* NOM DU PROGRAMME : UartS.ASM
;* DESCRIPTION : Émission de 0 à 255 via UART.
;************************************************************************
... (code complet)

Affichage sur LCD

Initialisation et affichage d'un message sur un LCD 16x2 en mode 4 bits.

;************************************************************************
;* NOM DU PROGRAMME : Lcd.ASM
;* DESCRIPTION : Test du LCD 16x2 avec interface 4 bits.
;************************************************************************
... (code complet)

Conversion binaire-décimal

Sous-routine de conversion d'un octet en centaines, dizaines, unités.

;************************************************************************
;* SOUS-ROUTINE : BinDec
;* DESCRIPTION : Conversion binaire 8 bits en décimal.
;************************************************************************
BINDEC: ...