Rétro-ingénierie des MCU Atmel

Atmel Corporation est un fabricant américain de semi-conducteurs, fondé en 1984. L'entreprise se concentre sur des solutions embarquées de niveau système basées sur des microcontrôleurs flash. Ses produits incluent des microcontrôleurs (AVR 8 bits, AVR 32 bits, basés sur ARM, grade automobile et dérivés 8051), des dispositifs radiofréquence (RF) incluant le Wi-Fi, des mémoires EEPROM et flash, des puces de sécurité symétriques et asymétriques, des capteurs et contrôleurs tactiles, ainsi qu'un certain nombre de produits spécifiques à des applications.

Atmel fournit ses dispositifs sous forme de produits standards, ASIC ou ASSP selon les exigences de ses clients. Atmel sert un large éventail d'applications incluant l'électronique grand public, les télécommunications, les réseaux informatiques, l'industrie, le médical, l'automobile, l'aérospatial et le militaire. C'est un leader dans le domaine des microcontrôleurs et des systèmes tactiles, notamment pour les systèmes embarqués, comme les célèbres kits de développement Arduino.

Le siège social d'Atmel est à San Jose, Californie. Il possède d'importants sites à Trondheim (Norvège), Colorado Springs (Colorado), Chennai (Inde), Shanghai (Chine), Taipei (Taïwan), Rousset (France), Heilbronn (Allemagne), Whiteley (Royaume-Uni) et Munich (Allemagne), en plus de nombreux autres sites dans le monde. Atmel adopte une stratégie « fab-lite », fabriquant une grande partie de sa gamme de produits chez des fondeurs tiers. Elle possède une usine à Colorado Springs qui fabrique sa gamme de capteurs tactiles flexibles XSense.

 

 

AVR d’Atmel

Atmel ATmega8 en boîtier DIP 28 broches étroit – L'AVR est une architecture Harvard modifiée, un microcontrôleur RISC 8 bits monocarte développé par Atmel en 1996. L'AVR a été l'une des premières familles de microcontrôleurs à utiliser la mémoire flash embarquée pour le stockage du programme, contrairement aux ROM, EPROM ou EEPROM utilisées par d'autres microcontrôleurs à l'époque.

Brève histoire – L'architecture AVR a été conçue par deux étudiants de l'Institut norvégien de technologie (NTH) – Alf-Egil Bogen et Vegard Wollan.

Le MCU AVR original a été développé chez un fabricant ASIC local à Trondheim, Norvège, appelé Nordic VLSI (aujourd'hui Nordic Semiconductor), où Bogen et Wollan travaillaient comme étudiants. Il était connu sous le nom de μRISC (Micro RISC) et était disponible sous forme de propriété intellectuelle / bloc de construction. Lorsque la technologie a été vendue à Atmel, l'architecture interne a été développée par Bogen et Wollan chez Atmel Norway, une filiale d'Atmel. Les concepteurs ont travaillé en étroite collaboration avec les rédacteurs de compilateurs fib laboratory & sem lab service chez IAR Systems pour s'assurer que le jeu d'instructions permettait une compilation plus efficace des langages de haut niveau. Atmel affirme que le nom AVR n'est pas un acronyme et ne signifie rien en particulier ; les créateurs ne donnent pas de réponse définitive. Cependant, il est communément admis que AVR signifie Alf (Egil Bogen) et Vegard (Wollan) RISC processor.

Note : l'utilisation d'« AVR » dans cet article fait généralement référence à la gamme 8 bits RISC des microcontrôleurs Atmel AVR.

Parmi les premiers de la lignée AVR figurait l'AT90S8515, qui, dans un boîtier DIP 40 broches, a le même brochage qu'un 8051, y compris le bus d'adresses et de données multiplexé externe. La polarité de la ligne RESET était opposée (8051 ayant une RESET active haute, alors que l'AVR a une RESET active basse), mais sinon, le brochage était identique.

Aperçu des dispositifs – L'AVR est une machine d'architecture Harvard modifiée où le programme et les données sont stockés dans des systèmes de mémoire physique séparés, mais avec la capacité de lire des données depuis la mémoire programme via des instructions spéciales.

Familles de base – Les AVR sont généralement classés en six grands groupes :

tinyAVR – la série ATtiny
0,5–16 kB de mémoire programme
boîtiers 6–32 broches
ensemble de périphériques limité
megaAVR – la série ATmega
4–512 kB de mémoire programme
boîtiers 28–100 broches
jeu d'instructions étendu (multiplications et instructions pour grandes mémoires programme)
ensemble de périphériques étendu
XMEGA – la série ATxmega
16–384 kB de mémoire programme
boîtiers 44–64–100 broches (A4, A3, A1)
fonctionnalités de performance étendues, telles que DMA, « Event System », et support cryptographique.
ensemble de périphériques étendu avec CAN
AVR spécifique à une application
megaAVR avec fonctionnalités spéciales (contrôleur LCD, USB, PWM avancé, CAN, etc.)
FPSLIC (AVR avec FPGA)
FPGA 5K à 40K portes
SRAM pour le code programme AVR, contrairement à tous les autres AVR
cœur AVR jusqu'à 50 MHz
AVR 32 bits – en 2006, Atmel a lancé des microcontrôleurs basés sur la nouvelle architecture AVR32 32 bits. Ils incluent des instructions SIMD et DSP, ainsi que des fonctionnalités de traitement audio et vidéo. Cette famille 32 bits vise à concurrencer les processeurs ARM. Le jeu d'instructions est similaire à d'autres cœurs RISC, mais incompatible avec l'AVR original ou les cœurs ARM.
Architecture des dispositifs – Flash, EEPROM et SRAM sont intégrés sur une seule puce, éliminant le besoin de mémoire externe dans la plupart des applications. Certains dispositifs ont un bus externe parallèle pour ajouter de la mémoire ou des périphériques mappés en mémoire. Presque tous les dispositifs (sauf les plus petits TinyAVR) disposent d'interfaces série pour connecter des EEPROM ou flash série plus grandes.

Mémoire programme – Les instructions programme sont stockées dans une mémoire flash non volatile. Bien que les MCU soient 8 bits, chaque instruction occupe un ou deux mots de 16 bits.

La taille de la mémoire programme est généralement indiquée dans le nom du dispositif (par exemple, la série ATmega64x dispose de 64 kB de flash, la série ATmega32x de 32 kB).

Il n'y a pas de disposition pour la mémoire programme externe ; tout code exécuté par le cœur AVR doit résider dans la flash embarquée. Cependant, cette limitation ne s'applique pas aux puces AT94 FPSLIC AVR/FPGA.

Mémoire de données interne – L'espace d'adressage des données comprend le fichier de registres, les registres d'E/S et la SRAM.

Registres internes – Les AVR disposent de 32 registres monocarte et sont classés comme dispositifs RISC 8 bits.

Dans la plupart des variantes de l'architecture AVR, les registres de travail sont mappés comme les 32 premiers emplacements mémoire (000016–001F16) suivis des 64 registres d'E/S (002016–005F16).

La SRAM réelle commence après ces sections de registres (adresse 006016). (Notez que l'espace des registres d'E/S peut être plus grand sur certains dispositifs, auquel cas les registres mappés en mémoire occuperont une partie de l'espace SRAM.)

Même s'il existe des schémas d'adressage séparés et des opcodes optimisés pour le fichier de registres et les registres d'E/S, tous peuvent être adressés et manipulés comme s'ils étaient dans la SRAM.

Dans la variante XMEGA, le fichier de registres de travail n'est pas mappé dans l'espace d'adressage des données ; il n'est donc pas possible de traiter les registres de travail comme de la SRAM. À la place, les registres d'E/S sont mappés au début de l'espace d'adressage. De plus, la quantité d'espace dédiée aux registres d'E/S est passée à 4096 octets (000016–0FFF16). Comme pour les générations précédentes, les instructions d'E/S rapides ne peuvent atteindre que les 64 premiers emplacements de registres d'E/S (les 32 premiers pour les opérations bit à bit). Après les registres d'E/S, la série XMEGA réserve une plage de 4096 octets pour le mappage facultatif de l'EEPROM interne dans l'espace d'adressage des données (100016–1FFF16). La SRAM réelle se trouve après ces plages, à partir de 200016.

EEPROM – Presque tous les microcontrôleurs AVR ont une EEPROM interne pour le stockage de données semi-permanentes. Comme la mémoire flash, l'EEPROM conserve son contenu en l'absence d'alimentation.

Dans la plupart des variantes de l'architecture AVR, cette EEPROM interne n'est pas mappée dans l'espace mémoire adressable du MCU. Elle ne peut être accédée que comme un périphérique externe, en utilisant des registres pointeurs spéciaux et des instructions de lecture/écriture, ce qui rend l'accès EEPROM beaucoup plus lent que la RAM interne.

Cependant, certains dispositifs de la famille SecureAVR (AT90SC) utilisent un mappage EEPROM spécial vers la mémoire de données ou de programme selon la configuration. La famille XMEGA permet également de mapper l'EEPROM dans l'espace d'adressage des données.

Le nombre d'écritures dans l'EEPROM n'étant pas illimité (Atmel spécifie 100 000 cycles d'écriture), une routine d'écriture bien conçue doit comparer le contenu d'une adresse EEPROM avec le contenu souhaité et n'effectuer une écriture que si nécessaire.

Notez que l'effacement et l'écriture peuvent être effectués séparément dans de nombreux cas, octet par octet, ce qui peut prolonger la durée de vie.

Exécution du programme – Les AVR d'Atmel ont un pipeline à deux étages, un seul niveau. Cela signifie que l'instruction suivante est chargée pendant que l'actuelle est exécutée. La plupart des instructions prennent un ou deux cycles d'horloge, rendant les AVR relativement rapides parmi les microcontrôleurs 8 bits.

Les processeurs AVR ont été conçus pour une exécution efficace du code C compilé et disposent de plusieurs pointeurs intégrés à cet effet.

Jeu d'instructions – Le jeu d'instructions AVR est plus orthogonal que celui de la plupart des microcontrôleurs 8 bits, en particulier les clones 8051 et les PIC avec lesquels il concurrence. Cependant, il n'est pas complètement régulier :

Les registres pointeurs X, Y et Z ont des capacités d'adressage différentes ;
Les emplacements R0 à R15 ont des capacités d'adressage différentes de R16 à R31 ;
Les ports d'E/S 0 à 31 ont des capacités différentes des ports 32 à 63 ;
CLR affecte les indicateurs, tandis que SER ne le fait pas, bien qu'ils soient complémentaires. (CLR est un pseudo-op pour EOR R,R ; SER est LDI R,$FF. Les opérations mathématiques modifient les indicateurs, tandis que les déplacements/chargements/stocks/branches ne le font pas) ;
L'accès aux données en lecture seule stockées dans la mémoire programme (flash) nécessite des instructions LPM spéciales ; le bus flash est autrement réservé à la mémoire d'instructions.
De plus, certaines différences spécifiques aux puces affectent la génération de code. Les pointeurs de code (y compris les adresses de retour sur la pile) sont de deux octets sur les puces jusqu'à 128 kBytes de flash, mais de trois octets sur les plus grandes ; toutes les puces n'ont pas de multiplieurs matériels ; les puces avec plus de 8 kBytes de flash ont des instructions de branchement et d'appel avec des portées plus longues, etc.

Le jeu d'instructions largement régulier rend la programmation en C (ou Ada) assez simple. GCC inclut un support AVR depuis un certain temps, et ce support est largement utilisé. Atmel a sollicité les avis des développeurs de compilateurs pour les petits microcontrôleurs afin de déterminer les fonctionnalités les plus utiles pour les langages de haut niveau.

Vitesse du MCU – La gamme AVR peut généralement supporter des fréquences d'horloge de 0 à 20 MHz, certains dispositifs atteignant 32 MHz. Un fonctionnement à faible puissance nécessite généralement une fréquence réduite. Tous les AVR récents (Tiny, Mega et Xmega, mais pas les 90S) disposent d'un oscillateur interne, éliminant le besoin d'horloge externe ou de résonateur. Certains AVR ont également un prédiviseur d'horloge système pouvant diviser l'horloge jusqu'à 1024, configurable par logiciel en cours d'exécution pour optimiser la vitesse.

Comme toutes les opérations (sauf les littéraux) sur les registres R0-R31 sont en un cycle, l'AVR peut atteindre 1 MIPS par MHz, soit 8 MHz donnant 8 MIPS. Les chargements/stocks depuis/vers la mémoire prennent deux cycles, les branchements deux cycles. Les branchements dans les parties les plus récentes à « PC 3 octets » (ATmega2560) sont un cycle plus lents que sur les dispositifs précédents.

Développement – Les AVR ont une large communauté grâce aux outils de développement gratuits et peu coûteux, y compris des cartes de développement abordables et des logiciels gratuits. Les AVR sont vendus sous différents noms partageant le même cœur de base, mais avec des combinaisons de périphériques et de mémoire différentes. La compatibilité entre les puces de chaque famille est assez bonne, bien que les fonctionnalités des contrôleurs d'E/S puissent varier.

Fonctionnalités – Les AVR actuels offrent une large gamme de fonctionnalités :

Ports E/S polyvalents bidirectionnels avec résistances de tirage configurables intégrées ;
Oscillateurs internes multiples, y compris oscillateur RC sans composants externes ;
Mémoire flash d'instructions auto-programmable interne jusqu'à 256 kB (384 kB sur XMega) ;
Programmable dans le système via interfaces série/parallèle propriétaires basse tension ou JTAG ;
Section de code de démarrage optionnelle avec bits de verrouillage indépendants pour la protection ;
Support de débogage sur puce (OCD) via JTAG ou debugWIRE sur la plupart des dispositifs ;
Les signaux JTAG (TMS, TDI, TDO, TCK) sont multiplexés sur les GPIO. Ces broches peuvent être configurées en JTAG ou GPIO via un bit de fusible, programmable via ISP ou HVSP. Par défaut, les AVR avec JTAG ont l'interface JTAG activée ;
debugWIRE utilise la broche /RESET comme canal de communication bidirectionnel pour accéder aux circuits de débogage sur puce, présent sur les dispositifs à faible nombre de broches car il ne nécessite qu'une seule broche ;
EEPROM de données interne jusqu'à 4 kB ;
SRAM interne jusqu'à 16 kB (32 kB sur XMega) ;
Espace de données externe 64 kB en petit-boutiste sur certains modèles (Mega8515 et Mega162) – cet espace est superposé à l'espace interne, de sorte que l'adresse complète 64 kB n'apparaît pas sur le bus externe ;
Dans certains membres de la série XMega, l'espace de données externe a été amélioré pour supporter SRAM et SDRAM, et les modes d'adressage étendus permettent jusqu'à 16 MB de mémoire de données directement adressable ;
Les AVR ne supportent généralement pas l'exécution de code depuis une mémoire externe. Certains ASSP utilisant le cœur AVR supportent une mémoire programme externe ;
Temporisateurs 8 bits et 16 bits ;
Sortie PWM (certains dispositifs ont un périphérique PWM amélioré avec générateur de temps mort) ;
Capture d'entrée qui enregistre un horodatage déclenché par un front de signal ;
Comparateur analogique ;
Convertisseurs A/N 10 ou 12 bits avec multiplex jusqu'à 16 canaux ;
Convertisseurs N/A 12 bits ;
Interfaces série variées : I²C (TWI), UART/USART (RS-232, RS-485, etc.), SPI, USI (pour transfert synchrone deux ou trois fils) ;
Détection de baisse de tension ;
Chien de garde (WDT) ;
Modes de veille économes en énergie ;
Modèles de contrôleur pour moteurs et éclairage (PWM spécifique) ;
Support CAN ;
Support USB (pleine vitesse 12 Mbit/s matériel et contrôleur Hub avec AVR intégré, ainsi que des émulations logicielles basse vitesse (1,5 Mbit/s) pour HID) ;
Support Ethernet ;
Support contrôleur LCD ;
Dispositifs basse tension jusqu'à 1,8 V (0,7 V pour les parties avec convertisseur DC-DC intégré) ;
Dispositifs picoPower ;
Contrôleurs DMA et « système d'événements » pour la communication périphérique ;
Support de cryptographie rapide pour AES et DES ;
Interfaces de programmation – Il existe de nombreux moyens de charger le code programme dans une puce AVR, variant selon la famille.

Arduino Uno, Arduino Nano, Arduino LilyPad, Arduino Mega 2560, Arduino Ethernet, Arduino Due, Arduino Leonardo, Arduino Yún.

ISP – La programmation dans le système (ISP) s'effectue via SPI, avec manipulation de la ligne Reset. Tant que les broches SPI de l'AVR ne sont pas connectées à quelque chose de perturbateur, la puce peut rester soudée sur un PCB pendant la reprogrammation. Un connecteur 6 broches et un adaptateur de programmation suffisent. C'est la méthode de développement la plus courante.

L'Atmel AVR ISP mkII se connecte à un port USB et effectue la programmation dans le système avec le logiciel Atmel.

AVRDUDE (AVR Downloader/UploaDEr) fonctionne sous Linux, FreeBSD, Windows et Mac OS X, et supporte une variété de matériels de programmation ISP, y compris Atmel AVR ISP mkII, Atmel JTAG ICE, les programmateurs série Atmel plus anciens, et divers programmateurs tiers ou « fait maison ».

Arduino GSM Shield, Arduino Ethernet Shield, Arduino WiFi Shield, Arduino Wireless SD Shield, Arduino USB Host Shield, Arduino Motor Shield, Arduino Wireless Proto Shield, Arduino Proto Shield.

PDI – L'interface Program and Debug Interface (PDI) est une interface propriétaire Atmel pour la programmation externe et le débogage sur puce des XMEGA. Elle supporte la programmation haute vitesse de toutes les mémoires non volatiles (flash, EEPROM, fusibles, bits de verrouillage et Signature Row). Le PDI est une interface 2 broches utilisant la broche Reset pour l'horloge (PDI_CLK) et une broche dédiée (PDI_DATA) pour l'entrée/sortie.

Haute tension série (HVSP) – La programmation série haute tension est surtout le mode de sauvegarde sur les petits AVR. Un signal 12 V est utilisé pour placer l'AVR en mode programmation.

Haute tension parallèle (HVPP) – Cette méthode est considérée comme le « dernier recours » et peut être le seul moyen de réparer des AVR avec des fusibles mal configurés.

Bootloader – La plupart des modèles AVR peuvent réserver une région de bootloader (256 B à 4 KB) où du code de reprogrammation peut résider. Au reset, le bootloader s'exécute en premier et détermine s'il faut reprogrammer ou sauter vers l'application principale. Le code peut reprogrammer via toute interface disponible, par exemple lire un binaire chiffré via Ethernet. Atmel fournit des notes d'application et du code pour de nombreux bus.

ROM – La série AT90SC d'AVR est disponible avec une ROM de masque en usine plutôt que de la flash pour la mémoire programme. En raison du coût initial élevé et de la quantité minimale de commande, une ROM de masque n'est rentable que pour des volumes élevés.

aWire – Interface de débogage à un fil disponible sur les AVR32 UC3L.

Interfaces de débogage – L'AVR offre plusieurs options de débogage, principalement via un débogage sur puce alors que la puce est dans le système cible.

debugWIRE – La solution d'Atmel pour le débogage sur puce via une seule broche, particulièrement utile pour les puces à faible nombre de broches. Les JTAGICE mkII, mkIII et l'AVR Dragon supportent debugWIRE. Il existe des clones qui le supportent.

JTAG – La fonction JTAG permet d'accéder aux fonctionnalités de débogage sur puce pendant l'exécution. Elle permet d'accéder aux registres internes et à la mémoire, de définir des points d'arrêt et d'exécuter pas à pas.

Atmel propose une série d'adaptateurs JTAG pour l'AVR :

1. JTAGICE 3 – dernier membre de la famille JTAGICE (mkIII) – supporte JTAG, aWire, SPI et PDI.
2. JTAGICE mkII – remplace le JTAGICE, se connecte en USB, supporte JTAG et debugWIRE. Des clones tiers existent après la publication du protocole.
3. AVR Dragon – substitut bon marché (environ 50 $) du JTAGICE mkII pour certaines cibles. Il fournit la programmation ISP, HVSP, parallèle, ainsi que l'émulation JTAG ou debugWIRE pour les parties avec 32 KB de mémoire programme ou moins. Atmel a modifié le support de débogage avec les derniers firmwares d'AVR Studio 4/5, supportant désormais les dispositifs de plus de 32 KB.
4. JTAGICE – adaptateur série hérité, déclaré « fin de vie » par Atmel mais toujours supporté dans AVR Studio.
Le JTAG peut également être utilisé pour le test de boundary scan, testant les connexions électriques entre les AVR et d'autres puces compatibles boundary scan dans un système. Le boundary scan est bien adapté à la production, tandis que le hobbyiste préférera probablement un multimètre ou un oscilloscope.

Outils de développement et kits d'évaluation – Les outils de développement officiels Atmel AVR incluent plusieurs kits de démarrage et outils de débogage supportant la plupart des dispositifs AVR :

STK600 – Kit de démarrage et système de développement, mise à jour du STK500. Il utilise une carte de base, une carte de routage de signaux et une carte cible. La carte de base est similaire au STK500, fournissant alimentation, horloge, ISP, port RS-232 et CAN via DE9, et broches pour tous les signaux GPIO. Les cartes cibles ont des supports ZIF pour boîtiers DIP, SOIC, QFN ou QFP. La carte de routage de signaux se trouve entre la base et la cible, et achemine les signaux vers la bonne broche. De nombreuses cartes de routage peuvent être utilisées avec une seule carte cible. Le STK600 permet la programmation ISP depuis le PC via USB, laissant le port RS-232 libre pour le microcontrôleur. Un connecteur 4 broches « RS-232 spare » peut connecter tout port USART TTL à un MAX232 pour des niveaux RS-232.

STK500 – Kit de démarrage avec programmation ISP et HV pour tous les AVR, directement ou via extensions. La carte est équipée de supports DIP pour tous les AVR disponibles en DIP.

Modules d'extension STK500 : STK501 (TQFP 64 broches), STK502 (LCD AVR TQFP 64), STK503 (TQFP 100), STK504 (LCD AVR TQFP 100), STK505 (14 et 20 broches), STK520 (14, 20, 32 broches, familles AT90PWM/ATmega), STK524 (ATmega32M1/C1 CAN/LIN/Motor Control), STK525 (AT90USB TQFP 64), STK526 (AT90USB TQFP 32).

STK200 – Kit de démarrage avec support DIP pour puces AVR 40, 20 ou 8 broches. Horloge 4 MHz, 8 LED, 8 boutons, port RS-232, socket SRAM 32k et E/S générales. Programmation via dongle port parallèle.

Microcontrôleurs supportés (selon le manuel) : AT90S1200 (1k flash, 64 EEPROM, 12 MHz, DIP-20), AT90S2313 (2k, 128, 128, 10, DIP-20), AT90S/LS2323 (2k, 128, 128, 10, DIP-8), AT90S/LS2343 (2k, 128, 128, 10, DIP-8), AT90S4414 (4k, 256, 256, 8, DIP-40), AT90S/LS4434 (4k, 256, 256, 8, DIP-40), AT90S8515 (8k, 512, 512, 8, DIP-40), AT90S/LS8535 (8k, 512, 512, 8, DIP-40).

AVR ISP et AVR ISP mkII – Outils bon marché permettant de programmer tous les AVR via ICSP. L'AVR ISP se connecte en série et tire son alimentation du système cible ; il supporte les deux connecteurs ISP standard (10 broches ou 6 broches). Il a été remplacé par l'AVR ISP mkII, qui se connecte en USB et tire son alimentation de l'USB.

AVR Dragon – Outil peu coûteux se connectant en USB. Il peut programmer tous les AVR via JTAG, HVP, PDI ou ICSP. Il permet également le débogage via JTAG, PDI ou debugWIRE ; une limitation antérieure aux dispositifs de 32 kB ou moins a été levée dans AVR Studio 4.18. Le Dragon dispose d'une petite zone de prototype pouvant accueillir un AVR 8, 28 ou 40 broches, avec connexions à l'alimentation et aux broches de programmation. Un produit tiers appelé « Dragon Rider » ajoute des fonctionnalités.

JTAGICE mkI – Outil de débogage utilisant RS-232, ne supporte que le JTAG. Il n'est plus en production, remplacé par le mkII.

JTAGICE mkII – Outil de débogage supportant SPI, JTAG, PDI et debugWIRE. Il se connecte en USB, avec une alternative série nécessitant une alimentation externe. Il supporte la programmation ISP (adaptateurs 6 ou 10 broches).

JTAGICE3 – Met à jour le mkII avec des capacités de débogage avancées et une programmation plus rapide. Supporte JTAG, aWire, SPI et PDI. Il inclut plusieurs adaptateurs.

AVR ONE! – Outil professionnel pour tous les AVR 8 bits et 32 bits avec débogage sur puce. Supporte SPI, JTAG, PDI, aWire pour la programmation et debugWIRE, JTAG, PDI, aWire pour le débogage.

Carte Butterfly – La carte AVR Butterfly est un ordinateur autonome alimenté par pile, basé sur l'ATmega169V. Elle comprend un écran LCD, un joystick, un haut-parleur, un port série, une horloge temps réel, une puce mémoire flash, des capteurs de température et de tension. Les versions antérieures contenaient une photorésistance CdS (supprimée pour RoHS). Elle peut être portée comme badge. Le firmware d'usine fait défiler votre nom, affiche les capteurs et l'heure. Elle intègre un transducteur piézoélectrique pour reproduire des sons et de la musique. Le microcontrôleur peut être reprogrammé via un bootloader série RS-232.

AT90USBKey – Carte de la taille d'une carte de visite, avec un AT90USB1287 supportant USB On-The-Go, 16 MB de DataFlash, LED, joystick et capteur de température. Elle peut agir comme un périphérique de stockage de masse USB, un joystick USB, etc. Elle nécessite une batterie pour le mode hôte. Le processeur peut être programmé via USB sous Windows ou Linux. Atmel fournit des exemples et une pile USB propriétaire. LUFA est une pile USB tierce libre (MIT) pour ces cartes.

Kit Raven – Supporte le développement sans fil avec les chipsets IEEE 802.15.4 d'Atmel pour ZigBee. Il comprend deux cartes AVR Raven (ATmega1284p pour la radio, ATmega3290p pour l'affichage LCD) et un dongle USB (AT90USB1287) pour la connexion hôte. Les Raven ont des périphériques similaires à la Butterfly.

Programmateurs tiers – Une grande variété d'outils de programmation et de débogage tiers est disponible, utilisant RS-232, port parallèle ou USB.

Utilisation d'Atmel AVR – Les AVR sont utilisés dans des applications automobiles (sécurité, sécurité, powertrain, divertissement), avec des clients comme BMW, Daimler-Chrysler et TRW. La plateforme Arduino est basée sur ATmega328 (ou ATmega168/8) ; les versions Mega utilisent ATmega1280/2560. Les AVR USB sont utilisés dans les manettes Xbox. De nombreuses entreprises produisent des cartes basées sur AVR pour les amateurs (Cubloc, gnusb, BasicX, Oak Micros, ZX Microcontrollers, myAVR, et de nombreuses compatibles Arduino). Schneider Electric produit la puce M3000 avec un cœur AVR pour le contrôle de moteurs.

Clones FPGA – Avec la popularité croissante des FPGA, des clones open source compatibles avec le jeu d'instructions AVR ont été développés : pAVR (VHDL, haute performance), avr_core (VHDL, clone ATmega103), Navré (Verilog, haute performance, pas d'interruptions).

Questions générales sur l'extraction de firmware de microcontrôleur

---

• Est-il sûr d'envoyer un paiement à MikaTech ?

  Si MikaTech était une mauvaise société, vous pourriez trouver des tonnes de mauvaises réputations sur Internet sur ses 28 années d'histoire

  Donc, la réponse est OUI ! Nous sommes de bonnes personnes.

  Pourquoi choisir Mikatech, veuillez cliquer ici pour le savoir
  

  
  
• Mikatech peut-elle casser des CI non répertoriés sur ce site ?

  Différents fabricants ont des numéros de pièces différents, mais le cœur interne peut être fabriqué avec la même technologie ; il serait impossible de lister tous les numéros où notre technologie s'applique (MYSON, STK, FEELING, ANALOG, FUJITSU, NOVATEK, LG/HYNDAI).
  
  De plus, avec l'avancée de la technologie, nous acquérons chaque jour plus d'expérience et développons de nouvelles méthodes pour la rétro-ingénierie de différentes pièces de circuits intégrés. La liste complète des numéros de pièces relevant de notre compétence ne cesse de s'agrandir, veuillez nous contacter pour le savoir.

• Ma vie privée sera-t-elle protégée ?

  Mikatech Innovative Limited comprend l'importance de la confidentialité de ses clients. Dès que vous contactez Mikatech, vos informations personnelles sont protégées par nos règles de gestion développées au fil des ans. Mikatech utilise ces informations pour personnaliser son service et ne les divulguera jamais à des tiers pour quelque raison que ce soit.
  Pour chaque projet, nous supprimons toutes les données, matériaux et codes 60 jours après la livraison des fichiers, ce qui nous protège et protège votre vie privée.

• Est-il légal de faire appel aux services de Mikatech ?

  Oui, c'est totalement légal.
  Mikatech fournit ses services de rétro-ingénierie à des fins éducatives uniquement ; il peut être illégal d'utiliser les services mentionnés ci-dessus dans certains pays ou régions, veuillez vérifier vos lois locales. Mikatech n'assume aucune responsabilité concernant l'utilisation de ces services qui pourrait être considérée comme illégale.

  
  
• Je vous ai envoyé un email, pourquoi n'y a-t-il pas de réponse ?

  • A. Notre serveur de messagerie est temporairement en panne, votre message n'a pas été délivré dans notre boîte aux lettres même si le message d'envoi réussi s'affiche, veuillez nous recontacter.
  • B. Notre email est reconnu comme spam par votre serveur, donc notre réponse a été rejetée ou redirigée vers votre dossier spam, veuillez retirer notre compte de la liste des spams ou vérifier votre dossier spam, ou utiliser un autre compte email comme Gmail.
  • C. Votre email est reconnu comme spam par notre serveur, donc votre email a été placé dans notre dossier spam, veuillez utiliser un autre compte email pour nous recontacter.

• Flux de travail de décapsulation invasive pour la récupération de clés

  Flux de travail de décapsulation invasive pour la récupération de code et de clés de MCU industriels verrouillés. Parmi toutes les méthodologies d'attaque de sécurité des MCU existantes, la décapsulation et la récupération de code restent les méthodes les plus fiables et pleinement efficaces pour vaincre les configurations de verrouillage de bits de verrouillage OTP définitivement grillés sur les microcontrôleurs embarqués industriels. Les MCU industriels déployés dans les machines de fabrication, les systèmes de contrôle de processus et les infrastructures de réseaux intelligents mettent en œuvre le plus haut niveau de protection par verrouillage OTP qui ne peut être modifié, glitché ou contourné par des moyens purement logiciels. Ces dispositifs sont conformes aux normes de cybersécurité industrielle IEC 62443, qui imposent un verrouillage de débogage irréversible et des domaines de mémoire sécurisée isolés par défaut. Lorsque les attaques logicielles et semi-invasives par glitch échouent à contourner les barrières de verrouillage renforcées, les chercheurs en sécurité et les acteurs malveillants doivent recourir à un traitement physique invasif par décapsulation. Le flux de travail de décapsulation commence par une préparation précise du dispositif pour isoler le MCU cible de son circuit imprimé hôte. Les techniciens dessoudent le microcontrôleur à l'aide de stations de rework à température contrôlée pour éviter d'endommager la puce de silicium et les fils de liaison internes. Un dessoudage inapproprié introduit un stress thermique qui peut fissurer la puce, corrompre les cellules de verrouillage OTP ou détruire les matrices de mémoire EEPROM avant le début de l'analyse. Une fois retiré du PCB, le MCU subit une inspection visuelle sous un microscope métallurgique à fort grossissement pour identifier l'épaisseur du boîtier, le type de composé époxy et le positionnement de la puce dans la cavité. Cette inspection détermine l'agent chimique optimal et le temps d'exposition requis pour l'élimination contrôlée du matériau. La méthode de décapsulation principale pour les MCU standard en boîtier époxy est l'attaque chimique humide à l'acide nitrique fumant concentré ou à des mélanges d'acide sulfurique. Ces produits chimiques corrosifs dissolvent le composé de moulage époxy sans endommager la couche de passivation recouvrant la puce de silicium. Les techniciens immergent le MCU dans des solutions chimiques chauffées pendant des durées calibrées, éliminant de petites couches de matériau de boîtier progressivement pour éviter une sur-attaque. Après l'attaque chimique, la surface de la puce, les fils de liaison en aluminium et les circuits périphériques deviennent entièrement visibles sous imagerie microscopique. Les MCU haute sécurité utilisent un boîtier céramique hermétique au lieu d'époxy, nécessitant une décapsulation par ablation laser sèche plutôt que chimique. L'ablation laser utilise des faisceaux laser ultraviolets focalisés pour vaporiser le matériau céramique couche par couche sans transfert thermique vers la surface de la puce. Cette précision est essentielle pour les MCU militaires et aérospatiaux où une exposition thermique corromprait les cellules de mémoire sensibles et les données OTP de verrouillage. Une fois entièrement décapsulé, la puce de silicium subit un nettoyage de surface par rinçage au solvant pour éliminer les débris de boîtier résiduels et les sous-produits d'attaque. Une cartographie microscopique finale relève la disposition physique des circuits critiques, y compris les portes logiques de verrouillage, les bus du contrôleur mémoire, les périphériques de la matrice EEPROM et les modules d'isolation de mémoire cryptographique. Avec un accès physique direct aux circuits de la puce, les chercheurs peuvent fixer des pointes de sonde en tungstène à l'échelle nanométrique sur les nœuds de bus internes situés en aval de la logique de verrouillage de bits. Ces points de sonde contournent les restrictions d'accès matériel imposées par les verrouillages grillés, créant un chemin de données non filtré vers tous les domaines de mémoire internes. Cette capacité de sondage direct permet la lecture complètement non filtrée des registres du cœur du processeur EEPROM, des partitions de configuration cachées et des données d'état d'exécution qui sont définitivement bloquées pour les interfaces de débogage externes. Les registres de contrôle internes du processeur EEPROM contiennent des décalages d'étalonnage en usine, des valeurs de compensation de température et des tables d'autorisation d'accès qui façonnent le comportement global de la mémoire. L'extraction de ces registres permet aux analystes de rétro-ingénierie les règles d'accès mémoire non documentées utilisées par le MCU en fonctionnement normal. Après l'extraction des registres, les chercheurs exécutent des séquences d'acquisition de données systématiques pour extraire complètement les données binaires brutes de la flash et de l'EEPROM de toutes les banques de mémoire non volatile sur la puce. Les extractions de mémoire flash capturent le firmware de contrôle industriel complet responsable de la régulation des machines, des verrouillages de sécurité et des protocoles de communication. Les extractions EEPROM récupèrent les journaux opérationnels persistants, les identifiants uniques de dispositif et les enregistrements d'événements de falsification stockés sur des années de déploiement sur le terrain. Ces extractions de mémoire complètes forment l'ensemble de données fondamental requis pour une rétro-ingénierie approfondie des dispositifs industriels verrouillés. Les rétro-ingénieurs utilisent la carte de disposition physique de la puce ainsi que les données binaires extraites pour reconstruire les jeux d'instructions non documentés, les modules de firmware cachés et les protocoles de communication propriétaires. L'objectif de la plus haute valeur de l'analyse post-décapsulation est d'accéder et de copier le contenu de la mémoire cryptographique, la partition sécurisée isolée matériellement stockant les clés racines industrielles et les hachages de vérification de sécurité. Contrairement aux domaines mémoire utilisateur, la mémoire cryptographique n'a pas de connexions de bus externes et ne peut être accédée que par sondage direct de la puce sur les circuits du contrôleur de sécurité dédié. La réussite de la copie de ces contenus permet de déchiffrer les mises à jour de firmware chiffrées, de falsifier les signatures de certification de sécurité et de cloner les nœuds de contrôle industriels authentifiés. Cette capacité pose des risques physiques de sécurité graves pour les infrastructures critiques en permettant des modifications non autorisées de dispositifs et une manipulation malveillante des processus. Le pipeline complet de décapsulation invasive et de sondage reste la référence absolue pour l'extraction définitive de firmware des MCU industriels hérités avec protection OTP irréversible. Aucune technique non invasive ne peut égaler sa fiabilité pour récupérer l'intégralité du contenu mémoire et des secrets cryptographiques des dispositifs embarqués les plus verrouillés. Pour atténuer ces menaces invasives, les fabricants de MCU industriels intègrent des circuits de détection de falsification active qui déclenchent l'effacement de la mémoire cryptographique si un sondage de la puce ou une suppression du boîtier est détecté. Les capteurs de falsification surveillent la capacité, l'exposition à la lumière et les contraintes mécaniques pour identifier les tentatives de décapsulation en temps réel. Lorsqu'ils sont déclenchés, le contrôleur de sécurité écrase immédiatement tout le contenu de la mémoire cryptographique avec du bruit aléatoire, éliminant définitivement le matériau clé sensible avant que l'extraction ne puisse avoir lieu. Cette sécurité physique en couches complète les barrières de verrouillage de bits traditionnelles pour augmenter le coût et la complexité des attaques invasives au-delà de la portée de la plupart des acteurs non étatiques.