Rétro-ingénierie des microcontrôleurs Xilinx

Xilinx, Inc. est une entreprise technologique américaine, principalement fournisseur de circuits logiques programmables. Elle est connue pour avoir inventé le réseau de portes programmables in situ (FPGA) et pour avoir été la première entreprise de semi-conducteurs sans usine de fabrication.

Fondée dans la Silicon Valley en 1984, son siège social est à San Jose, en Californie, avec des bureaux supplémentaires à Longmont, Colorado ; Dublin, Irlande ; Singapour ; Hyderabad, Inde ; Beijing, Chine ; Shanghai, Chine et Tokyo, Japon.

 

Historique

Les débuts

Ross Freeman, Bernard Vonderschmitt et James V Barnett II, qui avaient tous travaillé pour le fabricant de circuits intégrés et de dispositifs à semi-conducteurs Zilog Corp, ont fondé Xilinx en 1984.

Alors qu'il travaillait pour Zilog, Freeman souhaitait créer des puces qui agiraient comme une bande vierge, permettant aux utilisateurs de programmer eux-mêmes la technologie. À l'époque, ce concept était un changement de paradigme. [6] « Le concept nécessitait beaucoup de transistors et, à cette époque, les transistors étaient considérés comme extrêmement précieux – les gens pensaient que l'idée de Ross était assez farfelue », a déclaré Bill Carter, Fellow de Xilinx, qui, lorsqu'il a été embauché en 1984 en tant que premier concepteur de circuits intégrés, était le huitième employé de Xilinx.

Les grands fabricants de semi-conducteurs réalisaient de solides bénéfices en produisant en masse des circuits génériques. [4] Concevoir et fabriquer des dizaines de circuits différents pour des marchés spécifiques offrait des marges bénéficiaires plus faibles et une complexité de fabrication accrue. [4] Ce qui allait devenir le FPGA permettrait de produire des circuits en grande quantité tout en étant adaptables à des segments de marché spécifiques.

Freeman n'a pas réussi à convaincre Zilog d'investir dans la création du FPGA pour poursuivre un marché qui ne valait alors que 100 millions de dollars. [4] Freeman et Barnett ont quitté Zilog et se sont associés à leur ancien collègue âgé de 60 ans, Bernard Vonderschmitt, pour lever 4,5 millions de dollars de financement afin de concevoir le premier FPGA commercialement viable. [4] Ils ont constitué la société en 1984 et ont commencé à vendre leur premier produit en 1985.

Fin 1987, l'entreprise avait levé plus de 18 millions de dollars en capital-risque (environ 36 millions de dollars en dollars de 2013 ajustés pour l'inflation) et généré des revenus annualisés de près de 14 millions de dollars.

 

Croissance

Alors que la demande pour la logique programmable continuait de croître, les revenus et les bénéfices de Xilinx ont également augmenté. [4]
De 1988 à 1990, le chiffre d'affaires de l'entreprise est passé de 30 millions à 50 millions, puis à 100 millions de dollars. [4] Pendant cette période, la société qui fournissait des fonds à Xilinx, Monolithic Memories Inc. (MMI), a été rachetée par le concurrent AMD. [4] En conséquence, Xilinx a dissous l'accord avec MMI et est entrée en bourse sur le NASDAQ en 1989. [4] L'entreprise a également déménagé dans une usine de 13 400 m² à San Jose, en Californie, pour répondre à la demande croissante de sociétés comme HP, Apple Inc., IBM et Sun Microsystems qui achetaient de grandes quantités à Xilinx.

Des concurrents de Xilinx sont apparus sur le marché des FPGA au milieu des années 1990. [4] Malgré la concurrence, les ventes de Xilinx ont atteint 135 millions de dollars en 1991, 178 millions en 1992 et 250 millions en 1993.

L'entreprise a atteint 550 millions de dollars de chiffre d'affaires en 1995, soit une décennie après avoir vendu son premier produit.

Selon la société d'études de marché iSuppli, Xilinx détient la première part de marché des circuits logiques programmables depuis la fin des années 1990. Au fil des ans, Xilinx a étendu ses opérations en Inde, en Asie et en Europe.

Les ventes de Xilinx sont passées de 560 millions de dollars en 1996 à 2,2 milliards de dollars à la fin de son exercice 2013. [12][13] Moshe Gavrielov – un vétéran de l'EDA et des ASIC, nommé président et PDG début 2008 – a introduit des plates-formes de conception ciblées pour fournir des solutions combinant FPGA avec des logiciels, des cœurs IP, des cartes et des kits pour répondre à des applications cibles spécifiques. [14] Ces plates-formes de conception ciblées sont une alternative aux circuits intégrés spécifiques à une application (ASIC) et aux produits standard spécifiques à une application (ASSP) coûteux.

 

Aujourd'hui

L'entreprise a élargi son portefeuille de produits depuis sa création. Xilinx vend une large gamme de FPGA, de circuits logiques programmables complexes (CPLD), d'outils de conception, de propriété intellectuelle et de références de conception. [1] Xilinx propose également des services et des programmes de formation mondiaux. [1]
Après avoir utilisé l'introduction de puces 3D pour fournir des FPGA plus puissants, Xilinx a ensuite adapté la technologie pour combiner des composants auparavant séparés en une seule puce, associant d'abord un FPGA à des émetteurs-récepteurs pour augmenter la bande passante tout en consommant moins d'énergie. [18] Selon le PDG de Xilinx, Moshe Gavrielov, l'ajout d'un dispositif de communication hétérogène, combiné à l'introduction de nouveaux outils logiciels et à la gamme Zynq-7000 de SoC 28 nm qui associent un cœur ARM à un FPGA, fait partie de la transition de sa position de fournisseur de circuits logiques programmables vers un fournisseur de « tout ce qui est programmable ».

Les produits de l'entreprise ont été reconnus par EE Times, EDN et d'autres pour leur innovation et leur impact sur le marché.

En plus du Zynq-7000, les gammes de produits Xilinx (voir les gammes actuelles) incluent les séries Virtex, Kintex et Artix, chacune comprenant des configurations et des modèles optimisés pour différentes applications. [23] Avec l'introduction de la série Xilinx 7 en juin 2010, l'entreprise est passée à trois grandes familles de produits FPGA : le haut de gamme Virtex, la gamme moyenne Kintex et la gamme low-cost Artix, abandonnant la marque Spartan, qui se termine avec les FPGA Xilinx série 6. En avril 2012, l'entreprise a lancé la suite de conception Vivado - un environnement de conception de nouvelle génération pour les systèmes électroniques avancés.

 

Technologie

La plateforme Spartan-3 a été le premier FPGA 90 nm du secteur, offrant plus de fonctionnalités et de bande passante par dollar que ce qui était possible auparavant, établissant de nouvelles normes dans l'industrie de la logique programmable.

Xilinx conçoit, développe et commercialise des produits logiques programmables, y compris des circuits intégrés (CI), des outils de conception logicielle, des fonctions système prédéfinies fournies sous forme de cœurs de propriété intellectuelle (IP), des services de conception, la formation des clients, l'ingénierie de terrain et le support technique. [1] Xilinx vend à la fois des FPGA et des CPLD aux fabricants d'équipements électroniques dans des secteurs tels que les communications, l'industrie, l'automobile, l'électronique grand public et le traitement des données.

Les FPGA de Xilinx ont été utilisés pour ALICE (A Large Ion Collider Experiment) au laboratoire européen du CERN, à la frontière franco-suisse, pour cartographier et démêler les trajectoires de milliers de particules subatomiques. [34] Xilinx a également engagé un partenariat avec le laboratoire des véhicules spatiaux de l'US Air Force Research Laboratory pour développer des FPGA résistant aux effets néfastes des radiations dans l'espace, lesquels sont 1 000 fois moins sensibles aux radiations que l'équivalent commercial, pour les déployer dans de nouveaux satellites. [35]
Les familles Virtex-II Pro, Virtex-4, Virtex-5 et Virtex-6, qui incluent jusqu'à deux cœurs PowerPC IBM intégrés, sont destinées aux concepteurs de systèmes sur puce (SoC).

Les FPGA Xilinx peuvent exécuter un système d'exploitation embarqué standard (comme Linux ou vxWorks) et peuvent implémenter des périphériques processeurs dans la logique programmable.

Les cœurs IP de Xilinx incluent des IP pour des fonctions simples (codeurs BCD, compteurs, etc.), pour des cœurs spécifiques à un domaine (traitement du signal numérique, FFT et cœurs FIR) jusqu'à des systèmes complexes (cœurs de réseau multi-gigabit, le microprocesseur souple MicroBlaze et le microcontrôleur compact Picoblaze). [1] Xilinx crée également des cœurs personnalisés moyennant des frais.

L'outil de conception principal fourni par Xilinx aux ingénieurs est la suite Vivado Design Suite, un environnement de conception intégré (IDE) avec des outils du niveau système au CI reposant sur un modèle de données évolutif partagé et un environnement de débogage commun. Vivado comprend des outils de conception au niveau système (ESL) pour synthétiser et vérifier des IP algorithmiques basées sur C ; un conditionnement standard pour ouvrir un microcontrôleur verrouillé, extraire le code verrouillé par les lockbits, lire la mémoire EEPROM du processeur, vider la mémoire flash et EEPROM, et copier les cœurs IP algorithmiques et RTL pour la réutilisation ; l'intégration et l'assemblage de tous types de blocs de construction système ; et la vérification des blocs et des systèmes. [39] Une version gratuite WebPACK Edition de Vivado offre aux concepteurs une version limitée de l'environnement de conception.

Le kit de développement embarqué (EDK) de Xilinx prend en charge les cœurs PowerPC 405 et 440 intégrés (dans les Virtex-II Pro et certains Virtex-4 et -5) et le cœur Microblaze. Le générateur système pour DSP de Xilinx implémente des conceptions DSP sur les FPGA Xilinx. Une version gratuite de son logiciel EDA, appelée ISE WebPACK, est utilisée avec certaines de ses puces non haut de gamme. Xilinx est le seul (à ce jour en 2007) fournisseur de FPGA à distribuer une chaîne d'outils de synthèse gratuite native pour Linux.

Xilinx a annoncé l'architecture d'une nouvelle plateforme basée sur ARM Cortex A9 pour les concepteurs de systèmes embarqués, combinant la programmabilité logicielle d'un processeur embarqué avec la flexibilité matérielle d'un FPGA. La nouvelle architecture abstrait une grande partie de la charge matérielle du point de vue des développeurs de logiciels embarqués, leur donnant un niveau de contrôle sans précédent dans le processus de développement. Avec cette plateforme, les développeurs de logiciels peuvent exploiter leur code système existant basé sur la technologie ARM et utiliser de vastes bibliothèques de composants open source pour récupérer le code protégé, déprotéger, supprimer les fusibles de protection, lire la mémoire, copier les EEPROM et les bibliothèques de composants logiciels disponibles sur le marché. Étant donné que le système démarre un système d'exploitation à la réinitialisation, le développement logiciel peut démarrer rapidement dans des environnements de développement et de débogage familiers avec des outils tels que la suite RealView d'ARM et les outils tiers associés, les IDE basés sur Eclipse, GNU, le SDK Xilinx et autres.

Début 2011, Xilinx a commencé à expédier une nouvelle famille de périphériques basée sur cette architecture. La plateforme SoC Zynq-7000 intègre des cœurs ARM multi-cœurs, une matrice de logique programmable, des chemins de données DSP, des mémoires et des fonctions E/S dans un maillage d'interconnexion dense et configurable. [46][47] La plateforme cible les concepteurs embarqués travaillant sur des applications nécessitant une multifonctionnalité et une réactivité en temps réel, telles que l'assistance à la conduite automobile, la vidéosurveillance intelligente, l'automatisation industrielle, l'aérospatiale et la défense, et les réseaux sans fil de nouvelle génération.

Suite à l'introduction de ses FPGA série 7 en 28 nm, Xilinx a révélé que plusieurs des puces les plus denses de ces gammes seraient construites à l'aide de plusieurs dés dans un seul boîtier, utilisant une technologie développée pour la construction 3D et les assemblages de dés empilés. La technologie d'interconnexion en silicium empilé (SSI) de l'entreprise empile plusieurs (trois ou quatre) dés FPGA actifs côte à côte sur un interposeur en silicium – un morceau de silicium unique qui transporte des interconnexions passives. Les dés FPGA individuels sont conventionnels et sont montés en flip-chip par des microbilles sur l'interposeur. L'interposeur fournit une interconnexion directe entre les dés FPGA, sans nécessiter de technologies d'émetteur-récepteur telles que les SERDES haut débit. [48][49][50] En octobre 2011, Xilinx a expédié le premier FPGA à utiliser la nouvelle technologie, le Virtex-7 2000T FPGA, qui comprend 6,8 milliards de transistors et 20 millions de portes ASIC. Au printemps suivant, Xilinx a utilisé la technologie 3D pour expédier le Virtex-7 HT, le premier FPGA hétérogène du secteur, combinant des FPGA à haute bande passante avec jusqu'à seize émetteurs-récepteurs à 28 Gbit/s et soixante-douze à 13,1 Gbit/s pour réduire la puissance et les exigences de taille pour les applications et fonctions clés des cartes de ligne Nx100G et 400G.

En janvier 2011, Xilinx a acquis la société d'outils de conception AutoESL Design Technologies et a ajouté la conception haut niveau System C pour ses familles de FPGA séries 6 et 7. [57] L'ajout des outils AutoESL étend la communauté de conception pour les FPGA aux concepteurs plus habitués à concevoir à un niveau d'abstraction plus élevé en utilisant C, C++ et System C.

En avril 2012, Xilinx a présenté une refonte de sa boîte à outils pour les systèmes programmables, appelée Vivado Design Suite. Ce logiciel de conception centré sur l'IP et le système prend en charge les nouveaux périphériques à haute capacité et accélère la conception de la logique programmable et des E/S. [59] Vivado offre une intégration et une mise en œuvre plus rapides pour les systèmes programmables dans des périphériques avec technologie d'interconnexion en silicium empilé 3D, des systèmes de traitement ARM, des signaux analogiques mixtes (AMS) et de nombreux cœurs de propriété intellectuelle (IP) semi-conducteurs.

 

Gammes actuelles

Avant 2010, Xilinx proposait deux principales familles de FPGA : la série haute performance Virtex et la série grand volume Spartan, avec une option EasyPath moins chère pour passer à la production en volume. [23] L'entreprise propose également deux gammes de CPLD : les séries CoolRunner et 9500. Chaque série a été déclinée en plusieurs générations depuis son lancement. [61] Avec l'introduction de ses FPGA en 28 nm en juin 2010, Xilinx a remplacé la famille grand volume Spartan par la famille Kintex et la famille low-cost Artix.

Dans les nouveaux produits FPGA, Xilinx minimise la consommation d'énergie totale en adoptant un procédé à grille métallique haute-k (HKMG), qui permet une faible puissance statique. Au nœud 28 nm, la puissance statique représente une part importante de la dissipation totale d'un dispositif et dans certains cas, c'est le facteur dominant. Grâce à l'utilisation du procédé HKMG, Xilinx a réduit la consommation d'énergie tout en augmentant la capacité logique. [62] Les FPGA Virtex-6 et Spartan-6 sont annoncés comme consommant 50 % d'énergie en moins et ayant jusqu'à deux fois la capacité logique par rapport à la génération précédente de FPGA Xilinx.

En juin 2010, Xilinx a introduit la série Xilinx 7 : les familles Virtex-7, Kintex-7 et Artix-7, promettant des améliorations en termes de puissance système, de performance, de capacité et de prix. Ces nouvelles familles de FPGA sont fabriquées avec le procédé HKMG 28 nm de TSMC. [65] Les périphériques de la série 7 en 28 nm offrent une réduction de puissance de 50 % par rapport aux périphériques 40 nm de l'entreprise, et une capacité allant jusqu'à 2 millions de cellules logiques. Moins d'un an après l'annonce des FPGA 28 nm de la série 7, Xilinx a expédié le premier FPGA 28 nm au monde, le Kintex-7, ce qui en fait le lancement de produit le plus rapide de l'industrie programmable. En mars 2011, Xilinx a introduit la famille Zynq-7000, qui intègre un système complet basé sur un processeur ARM Cortex-A9 MPCore sur un FPGA 28 nm pour les architectes système et les développeurs de logiciels embarqués.

 

Famille Virtex

La série Virtex de FPGA intègre des fonctionnalités telles que des blocs FIFO et ECC, des blocs DSP, des contrôleurs PCI-Express, des blocs MAC Ethernet et des émetteurs-récepteurs haut débit. En plus de la logique FPGA, la série Virtex comprend des fonctions matérielles fixes intégrées pour des fonctions couramment utilisées telles que les multiplicateurs, les mémoires, les émetteurs-récepteurs série et les cœurs de microprocesseur. [68] Ces capacités sont utilisées dans des applications telles que les équipements d'infrastructure filaires et sans fil, les équipements médicaux avancés, les tests et mesures, et les systèmes de défense. [69] Certains membres de la famille Virtex sont disponibles en versions durcies contre les radiations, spécialement conçues pour fonctionner dans l'espace où des flux nocifs de particules de haute énergie peuvent perturber les semi-conducteurs. Le Virtex-5QV FPGA a été conçu pour être 100 fois plus résistant aux radiations que les modèles résistants précédents et offre une augmentation de performance décuplée. Cependant, les données de caractérisation et de test n'étaient pas encore disponibles pour le Virtex-5QX sur le site Web du Xilinx Radiation Test Consortium en novembre 2011.

Le dernier Virtex annoncé par Xilinx, la famille Virtex 7, est basé sur une conception en 28 nm et est censé offrir une amélioration de performance système double avec une consommation d'énergie inférieure de 50 % par rapport aux périphériques Virtex-6 de génération précédente. De plus, le Virtex-7 double la bande passante mémoire par rapport aux FPGA Virtex précédents avec des performances d'interface mémoire de 1866 Mbit/s et plus de deux millions de cellules logiques.

En 2011, Xilinx a commencé à expédier des échantillons de quantité du Virtex-7 2000T FPGA, qui combine quatre FPGA plus petits en un seul boîtier en les plaçant sur un pad d'interconnexion en silicium spécial (appelé interposeur) pour fournir 6,8 milliards de transistors dans une seule puce. L'interposeur fournit 10 000 chemins de données entre les FPGA individuels – environ 10 à 100 fois plus que ce qui serait habituellement disponible sur une carte – pour créer un seul FPGA. En 2012, en utilisant la même technologie 3D, Xilinx a présenté les premières expéditions de son FPGA Virtex-7 H580T, un dispositif hétérogène, ainsi nommé car il comprend deux dés FPGA et un dé émetteur-récepteur 8 canaux à 28 Gbit/s dans le même boîtier.

Alors que Xilinx introduisait de nouveaux FPGA 3D à haute capacité, y compris les Virtex-7 2000T et Virtex-7 H580T, ces dispositifs ont commencé à dépasser la capacité du logiciel de conception de Xilinx, ce qui a conduit l'entreprise à refaire complètement sa boîte à outils. Le résultat a été l'introduction de la suite Vivado Design Suite, qui réduit le temps nécessaire à la conception de la logique programmable et des E/S, et accélère l'intégration et la mise en œuvre des systèmes par rapport au logiciel précédent.

La famille Virtex-6 est construite sur un procédé 40 nm pour les systèmes électroniques intensifs en calcul, et l'entreprise affirme qu'elle consomme 15 % de moins d'énergie et offre 15 % de meilleures performances par rapport aux FPGA concurrents en 40 nm.

Le Virtex-5 LX et le LXT sont destinés aux applications intensives en logique, et le Virtex-5 SXT est destiné aux applications DSP. [72] Avec le Virtex-5, Xilinx a modifié la matrice logique en passant de LUT à quatre entrées à des LUT à six entrées. Avec la complexité croissante des fonctions logiques combinatoires requises par les conceptions SoC, le pourcentage de chemins combinatoires nécessitant plusieurs LUT à quatre entrées était devenu un goulot d'étranglement de performance et de routage. La nouvelle LUT à six entrées représentait un compromis entre une meilleure gestion des fonctions combinatoires de plus en plus complexes, au détriment d'une réduction du nombre absolu de LUT par dispositif. La série Virtex-5 est une conception en 65 nm fabriquée avec un procédé triple oxyde en 1,0 V.

Les périphériques Virtex hérités (Virtex, Virtex-II, Virtex-II Pro, Virtex 4) sont toujours disponibles, mais ne sont pas recommandés pour de nouvelles conceptions.

 

Kintex

La famille Kintex-7 est la première famille de FPGA milieu de gamme de Xilinx, qui, selon l'entreprise, offre les performances de la famille Virtex-6 à moins de la moitié du prix tout en consommant 50 % d'énergie en moins. La famille Kintex inclut une connectivité série haute performance à 12,5 Gbit/s ou optimisée pour un coût réduit à 6,5 Gbit/s, des performances de mémoire et de logique requises pour des applications telles que les équipements de communication filaire optique 10G à haut volume, et fournit un équilibre entre les performances de traitement du signal, la consommation d'énergie et le coût pour soutenir le déploiement des réseaux sans fil LTE.

 

Artix

La famille Artix-7 offre 50 % de puissance en moins et 35 % de coût en moins par rapport à la famille Spartan-6 et est basée sur l'architecture unifiée de la série Virtex. Xilinx affirme que les FPGA Artix-7 offrent les performances nécessaires pour répondre aux marchés sensibles au coût et à haut volume, auparavant desservis par les ASSP, les ASIC et les FPGA à faible coût. La famille Artix est conçue pour répondre aux exigences de faible encombrement et de faible consommation des équipements à ultrasons portables alimentés par batterie, du contrôle d'objectif des appareils photo numériques commerciaux, et de l'avionique militaire et des équipements de communication.

 

Zynq

La famille Zynq-7000 répond aux applications de systèmes embarqués haut de gamme, telles que la vidéosurveillance, l'assistance à la conduite automobile, les réseaux sans fil de nouvelle génération et l'automatisation d'usine. Les Zynq-7000 intègrent un système complet à base de processeur ARM Cortex-A9 MPCore en 28 nm. L'architecture Zynq diffère des précédentes associations de logique programmable et de processeurs embarqués en passant d'une plateforme centrée sur le FPGA à un modèle centré sur le processeur. Pour les développeurs de logiciels, les Zynq-7000 apparaissent comme un système sur puce (SOC) standard basé sur un processeur ARM entièrement doté, démarrant immédiatement à la mise sous tension et capable d'exécuter une variété de systèmes d'exploitation indépendamment de la logique programmable. En 2013, Xilinx a introduit le Zynq-7100, qui intègre un traitement du signal numérique (DSP) pour répondre aux exigences émergentes d'intégration des systèmes programmables pour les applications sans fil, de diffusion, médicales et militaires.

La nouvelle famille de produits Zynq-7000 a posé un défi clé aux concepteurs de systèmes, car le logiciel de conception Xilinx ISE n'avait pas été développé pour gérer la capacité et la complexité de la conception avec un FPGA doté d'un cœur ARM. [26][60] La nouvelle suite Vivado Design Suite de Xilinx a résolu ce problème, car le logiciel a été développé pour des FPGA de plus grande capacité et incluait des fonctionnalités de synthèse de haut niveau permettant aux ingénieurs de compiler les coprocesseurs à partir d'une description en C.

 

Famille Spartan

La série Spartan cible des applications avec une faible empreinte énergétique, une sensibilité extrême aux coûts et un volume élevé ; par exemple, les écrans, les décodeurs, les routeurs sans fil et d'autres applications.

La famille Spartan-6 est construite sur un procédé à 45 nanomètres [nm], 9 couches métalliques, double oxyde. [63][77] Le Spartan-6 a été commercialisé en 2009 comme une solution à faible coût pour les applications automobiles, les communications sans fil, les écrans plats et la vidéosurveillance.

 

EasyPath

Étant donné que les dispositifs EasyPath sont identiques aux FPGA que les clients utilisent déjà, les pièces peuvent être produites plus rapidement et plus facilement à partir du moment où elles sont commandées par rapport à des programmes concurrents similaires.

Un délai de 12 semaines est garanti depuis la réception de la conception jusqu'à la production en série, et aucune refonte ou requalification n'est requise de la part du client. En outre, les clients sont libres de passer de la production du FPGA non programmable EasyPath au FPGA programmable original Virtex si des modifications de conception s'avèrent nécessaires.

 

Stratégie et culture d'entreprise

Le PDG actuel de Xilinx, Moshe Gavrielov
Le PDG Gavrielov prévoit de développer l'entreprise en fournissant des solutions plus complètes aux clients de Xilinx, combinant la technologie FPGA avec des cœurs IP, des outils EDA, des cartes et des kits pour prendre une part des marchés des ASIC et des ASSP. [79] En 2009, le coût d'entrée pour une conception ASIC dépasse le budget de nombreuses applications, ce qui rend les FPGA – qui nécessitent beaucoup moins de développement – une option plus viable. [79] Gavrielov fait référence à une tendance du marché qu'il appelle l'Impératif Programmable, qui place des cycles de conception de plus en plus courts face au temps et au coût de la conception ASIC.

Xilinx a rejoint le classement Fortune des « 100 meilleures entreprises pour lesquelles travailler » en 2001 à la 14e place, est monté à la 6e place en 2002 et a encore grimpé à la 4e place en 2003.

En décembre 2008, GSA a nommé Xilinx la société de semi-conducteurs publique la plus respectée avec un chiffre d'affaires annuel de 500 millions à 10 milliards de dollars. Le prix récompense l'excellence en matière de succès, de vision et de stratégie dans l'industrie.

 

Origine du nom de l'entreprise

Après avoir tenté d'enregistrer un certain nombre de noms d'entreprises plus conventionnels et s'être vu refuser car déjà pris, les fondateurs ont décidé de créer délibérément un nom inhabituel pour s'assurer que le nom soit accepté. Plusieurs légendes expliquent l'origine du nom. Bill Carter, Fellow de Xilinx, a déclaré que le nom Xilinx avait été choisi parce que « Le symbole chimique du silicium est Si. Les 'X' à chaque extrémité représentent des blocs de logique programmables. Le 'linx' représente des liens programmables qui relient les blocs logiques entre eux. » [6] Une autre explication veut que deux des fondateurs, Ross Freeman et Jim Barnett, aient tous deux fréquenté l'Université de l'Illinois à Urbana–Champaign, également appelée Fighting Illini. Le nom viendrait du fait que les fondateurs étaient deux ex-Illini, d'où Xilinx (deux 'X' Illini).

 

Ross Freeman

Ross Freeman, crédité de l'invention du FPGA, a été intronisé au National Inventor's Hall of Fame en 2009, plus de 20 ans après l'invention du FPGA. [83] Depuis 1992, Xilinx a pour tradition annuelle de décerner à un employé le prix Ross Freeman pour l'innovation technique en mémoire de Freeman. Les lauréats sont nommés pour des innovations ayant apporté un avantage tangible significatif à l'entreprise. Les finalistes sont choisis par un comité et les gagnants sont sélectionnés par vote.

 

Concurrence

Liste complète des familles de produits en silicium de Xilinx, Inc.

1. Familles CPLD (logique programmable de faible densité)

Série CPLD 9500

XC9500, XC9500XL, XC9500XV

Série CPLD CoolRunner

CoolRunner-II (famille XC2C000)

2. FPGA bas de gamme hérités : générations Spartan

Spartan-II (0,22μm)

XC2S15, XC2S30, XC2S50, XC2S100, XC2S150, XC2S200

Spartan-IIE (0,18μm)

XC2S50E, XC2S100E, XC2S150E, XC2S200E, XC2S300E

Spartan-3 (90nm)

XC3S50, XC3S200, XC3S400, XC3S1000, XC3S1500, XC3S2000, XC3S4000

Spartan-3E

XC3S50E, XC3S100E, XC3S250E, XC3S500E, XC3S1200E, XC3S1600E

Spartan-3A / Spartan-3A DSP

XC3S50A, XC3S200A, XC3S400A, XC3S700A, XC3S1400A; XC3SDSP1800A, XC3SDSP3400A

Spartan-6 (45nm)

XC6SLX4, XC6SLX9, XC6SLX16, XC6SLX25, XC6SLX45, XC6SLX75, XC6SLX100, XC6SLX150

3. FPGA haut de gamme hérités : premières générations Virtex

Virtex (0,22μm)

XCV50, XCV100, XCV150, XCV200, XCV300, XCV400, XCV600, XCV800, XCV1000

Virtex-E (0,18μm)

XCV50E ~ XCV3200E

Virtex-II (0,15μm)

XC2V40 ~ XC2V8000

Virtex-II Pro / Pro X

XC2VP2 ~ XC2VP70; XC2VPX20, XC2VPX50

Virtex-4 (90nm)

LX (logique), SX (DSP), FX (processeur embarqué) : séries XC4VLX / XC4VSX / XC4VFX

Virtex-5 (65nm)

LX, LXT, SXT, FXT, TXT : XC5VLX / XC5VLXT / XC5VSX / XC5VFX

Virtex-6 (40nm)

LX, LXT, SXT, HXT : XC6VLX / XC6VSX / XC6VHX

4. FPGA série 7 (28nm HKMG, héritage grand public)

Spartan-7

XC7S6, XC7S15, XC7S25, XC7S50, XC7S75, XC7S100

Artix-7 (émetteurs-récepteurs bas/moyenne gamme)

XC7A12T, XC7A25T, XC7A35T, XC7A50T, XC7A75T, XC7A100T, XC7A200T

Kintex-7 (milieu de gamme équilibré)

XC7K70T, XC7K160T, XC7K325T, XC7K355T, XC7K410T, XC7K420T, XC7K480T

Virtex-7 (haut de gamme, haute bande passante)

XC7V585T, XC7V855T, XC7V1140T, XC7V1500T, XC7V2000T

5. FPGA UltraScale (20nm)

Kintex UltraScale

XCKU035, XCKU060, XCKU085, XCKU115, XCKU19P, XCKU25P

Virtex UltraScale

XCVU080, XCVU125, XCVU190, XCVU250, XCVU440

6. FPGA UltraScale+ (16nm FinFET, production actuelle)

Spartan UltraScale+

XSU06, XSU13, XSU19, XSU25, XSU35

Artix UltraScale+

XCAU10P, XCAU15P, XCAU20P, XCAU25P

Kintex UltraScale+

XCKU040, XCKU060, XCKU080, XCKU125, XCKU190, XCKU280, XCKU325

Virtex UltraScale+

XCVU7P, XCVU9P, XCVU11P, XCVU13P, XCVU17P, XCVU23P, XCVU29P, XCVU37P, XCVU45P, XCVU55P, XCVU80P

7. Familles Zynq All Programmable SoC (CPU ARM + tissu FPGA)

Zynq-7000 (28nm, double Cortex-A9 + tissu Artix série 7)

XC7Z007S, XC7Z010, XC7Z012S, XC7Z015, XC7Z020, XC7Z030, XC7Z035, XC7Z045, XC7Z100

Zynq UltraScale+ MPSoC (16nm, A53+R5+GPU + FPGA UltraScale+)

• Série EG (codec vidéo désactivé) : ZU3EG, ZU4EG, ZU5EG, ZU7EG, ZU9EG, ZU11EG, ZU15EG, ZU19EG
• Série EV (codec vidéo intégré) : ZU3EV, ZU4EV, ZU5EV, ZU7EV, ZU9EV, ZU11EV, ZU15EV, ZU19EV
• RFSoC (convertisseurs RF ADC/DAC intégrés pour radar/5G) : ZU28DR, ZU39DR, ZU43DR, ZU46DR, ZU48DR, ZU56DR

8. Dérivés pour l'automobile (XA)

Variantes avec préfixe XA pour toutes les familles FPGA/SoC ci-dessus (qualifiées AEC-Q100) :

XA3S (Spartan-3 auto), XA6SLX (Spartan-6 auto), XA7A/XAK/XAV (série 7 auto), XAZ7 (Zynq-7000 auto), XAU (UltraScale+ auto), XAZU (Zynq MPSoC auto)

Notes complémentaires

1. Dispositifs EasyPath : préfixe XCE pour les versions à coût réduit en volume de toutes les familles FPGA grand public (ex : XCE7K325T)
2. Les numéros de pièce complets (ex : XC7A35T-2CPG236C) combinent la famille de base + la gamme de vitesse + le boîtier + la plage de température ; des milliers de numéros de pièce individuels existent pour chaque famille et ne peuvent pas être énumérés exhaustivement ligne par ligne.
3. Xilinx a été racheté par AMD en 2022 ; le nouveau branding des produits utilise « AMD Adaptive SoCs & FPGAs », mais toutes les désignations de famille Xilinx d'origine restent inchangées.

Questions générales sur l'extraction de firmware de microcontrôleurs

---

• Est-il sûr d'envoyer un paiement à MikaTech ?

  Si MikaTech était une mauvaise entreprise, vous trouveriez des tonnes de mauvaises réputations sur son service sur Internet au cours des 28 années d'histoire

  Donc, la réponse est OUI ! Nous sommes des gens bien.

  Pourquoi choisir Mikatech, veuillez cliquer ici pour le découvrir
  

  
  
• Mikatech peut-il casser des circuits intégrés non répertoriés sur ce site ?

  Différents fabricants de puces ont des numéros de pièce différents, mais le cœur interne de la puce peut être fabriqué avec la même technologie, il serait tout à fait impossible de lister tous les numéros de pièce auxquels notre technologie peut s'appliquer, tels que MYSON, STK, FEELING, ANALOG, FUJITSU, NOVATEK, LG/HYNDAI.
  
  De plus, avec l'avancée de la technologie, nous acquérons chaque jour plus d'expérience et développons de nouvelles méthodes de rétro-ingénierie pour différents composants de circuits intégrés. La liste complète des numéros de pièce de circuits intégrés relevant de notre champ de compétence s'agrandit constamment, veuillez nous contacter pour le savoir.

• Ma vie privée sera-t-elle protégée ?

  Mikatech Innovative Limited comprend l'importance de la confidentialité de ses clients. Dès que vous contactez Mikatech, vos informations personnelles sont protégées par notre règlement de gestion, développé au fil de nos années de pratique. Mikatech utilise ces informations pour personnaliser son service à votre égard et ne les divulguera jamais à un tiers pour quelque raison que ce soit.
  Pour chaque projet, nous supprimons toutes les données, tous les matériaux et tous les codes 60 jours après la livraison des fichiers, ce qui nous protège et protège votre confidentialité.

• Est-il légal de faire appel aux services de Mikatech ?

  Oui, c'est totalement légal.
  Mikatech fournit ses services de rétro-ingénierie à des fins éducatives uniquement ; il peut être illégal d'utiliser les services mentionnés ci-dessus dans certains pays ou régions, veuillez vérifier vos lois locales. Mikatech n'assume aucune responsabilité en ce qui concerne l'utilisation de ces services qui pourrait être considérée comme illégale.

  
  
• Je vous ai envoyé un e-mail, pourquoi n'y a-t-il pas de réponse ?

  • A. Notre serveur de messagerie est temporairement en panne, votre message n'a pas été délivré dans notre boîte aux lettres même si le message d'envoi réussi s'affiche à l'écran, veuillez nous contacter à nouveau.
  • B. Notre e-mail est reconnu comme spam par votre serveur de messagerie, donc notre réponse a été rejetée ou redirigée vers votre dossier spam, veuillez supprimer notre compte de la liste des spams ou vérifier votre dossier spam, ou utilisez un autre compte e-mail comme gmail.
  • C. Votre e-mail est reconnu comme spam par notre serveur, donc il a été placé dans notre dossier spam, veuillez utiliser un autre compte e-mail pour nous recontacter.

• Flux de travail de rétro-ingénierie pour MCU verrouillés

  De l'extraction partielle à la reconstruction complète du code. La rétro-ingénierie du firmware des microcontrôleurs (mcu) verrouillés est un processus analytique en plusieurs étapes qui transforme les données de vidage mémoire fragmentaires en une logique de programme lisible par l'homme, exigeant des attaquants qu'ils naviguent à travers les restrictions de lockbit actives, les fusibles grillés et les mécanismes de protection contre la lecture imposés par les concepteurs de sécurité embarquée. Contrairement à l'analyse des périphériques déverrouillés avec un accès binaire complet, la rétro-ingénierie des mcu verrouillés commence par des données incomplètes ou obfusquées obtenues par des sondages limités, des fuites par canaux auxiliaires ou une décapsulation partielle, ce qui rend la reconstruction systématique bien plus complexe. Cet article décrit le flux de travail professionnel de rétro-ingénierie pour le matériel mcu sécurisé, explique comment les adversaires contournent les verrous pour obtenir des vidages de flash et d'eeprom, exécutent une récupération de code par étapes et génèrent un firmware fonctionnel dupliqué, tout en intégrant de manière aléatoire tous les mots-clés obligatoires dans plus de 120 phrases complètes. Le cycle de vie de la rétro-ingénierie pour les mcu verrouillés se divise en six phases interdépendantes : évaluation des verrous, identification des vecteurs d'accès, vidage mémoire ciblé, assainissement binaire, récupération structurelle du code et duplication fonctionnelle. La première phase, l'évaluation des verrous, consiste à profiler l'état de sécurité du microcontrôleur en interrogeant les registres de débogage accessibles et en surveillant le comportement d'échantillonnage des fusibles au démarrage. Les analystes déterminent quels niveaux de lockbit sont actifs, quels fusibles sont grillés et si la protection contre la lecture opère au niveau utilisateur, protégé ou permanent sans modifier physiquement le dispositif. Cette évaluation identifie les vecteurs d'accès encore viables, comme les séquences de démarrage sujettes aux glitches, les partitions eeprom non protégées ou les interfaces périphériques partiellement désactivées lors du verrouillage en production. La deuxième phase, l'identification des vecteurs d'accès, sélectionne la méthode la plus efficace pour contourner les restrictions existantes en vue de la récupération des données. Les vecteurs logiciels incluent les exploits du chargeur de démarrage et les glitches temporels pour déverrouiller temporairement les ports de débogage pour une lecture flash limitée. Les vecteurs physiques vont de l'analyse de puissance peu intrusive à la décapsulation complète de la puce pour la modification directe des fusibles et le sondage mémoire sans restriction. Les vecteurs hybrides combinent des glitches logiciels avec un vidage ciblé de l'eeprom pour recueillir des données contextuelles avant de tenter une extraction complète de la flash. La troisième phase, le vidage mémoire ciblé, récupère les données disponibles à partir des régions mémoire accessibles en fonction du vecteur d'accès sélectionné. Si les restrictions de lockbit bloquent l'accès complet à la flash, les analystes vident d'abord les secteurs vulnérables plus petits contenant des fragments de chargeur de démarrage et des tables de vecteurs d'interruption. Par ailleurs, les régions eeprom non protégées ou partiellement accessibles sont entièrement vidées pour recueillir les clés de configuration, les historiques d'altération et les métadonnées de disposition mémoire essentielles pour la reconstruction binaire ultérieure. Dans les scénarios invasifs, la décapsulation permet un vidage complet de la flash après réinitialisation des fusibles de sécurité pour désactiver les barrières de lecture permanente imposées lors de la fabrication. La quatrième phase, l'assainissement binaire, nettoie les données brutes vidées des artefacts matériels introduits lors de la récupération. Les sondages physiques injectent souvent des erreurs de bit et du bruit dans les vidages flash bruts, tandis que les données reconstruites par canaux auxiliaires contiennent des bits manquants probabilités nécessitant une correction statistique. Les vidages eeprom incluent fréquemment des métadonnées d'usure et des octets de bourrage inutilisés qui doivent être supprimés pour isoler les données de sécurité et de configuration fonctionnelles. L'assainissement standardise les ensembles de données fragmentées en blocs binaires alignés compatibles avec les outils de désassemblage et d'analyse. La cinquième phase, la récupération structurelle du code, réassemble les fragments binaires assainis en une image mémoire exécutable complète. Les analystes utilisent les métadonnées de disposition issues de l'eeprom pour mapper les fragments flash fragmentés à leurs offsets d'adresse corrects dans la carte mémoire du mcu. Les régions de code manquantes bloquées par les restrictions permanentes de lockbit sont reconstruites à l'aide d'une analyse de similarité statistique du firmware et de corrélation de comportement périphérique observé lors du fonctionnement en direct du dispositif. Cette phase transforme des fragments de vidage disjoints en un binaire continu adapté à une décomposition approfondie en rétro-ingénierie. La sixième et dernière phase, la duplication fonctionnelle, modifie le code récupéré pour supprimer les liaisons de fusibles spécifiques au dispositif et les verrous de sécurité, permettant au firmware de s'exécuter sur un microcontrôleur vierge pour un déploiement cloné. Cette étape nécessite de modifier les vérifications de validation des lockbits codées en dur et de supprimer les dépendances aux clés racine fusionnées pour créer des images de firmware dupliquées génériques qui fonctionnent indépendamment de l'état de sécurité matériel du dispositif d'origine. Tout au long de ce flux de travail, les fusibles et les lockbits façonnent continuellement la prise de décision des analystes en définissant les frontières d'accessibilité des données et la difficulté de reconstruction. Les fusibles anti-débogage grillés de manière permanente éliminent les options d'analyse dynamique en cours d'exécution, forçant les analystes à s'appuyer uniquement sur le désassemblage statique des données vidées récupérées. Les lockbits de protection contre la lecture actifs limitent la portée de la récupération initiale des données, prolongeant le temps nécessaire à la récupération complète du code en restreignant l'accès flash en début de processus. Les données eeprom jouent un rôle prépondérant dans la réussite de la rétro-ingénierie car elles contiennent des cartes mémoire implicites et une logique d'authentification qui débloquent la compréhension structurelle du code flash verrouillé même lorsque les vidages complets ne sont pas disponibles. Les ingénieurs en sécurité peuvent perturber ce flux de travail de rétro-ingénierie en implémentant un partitionnement flash fragmenté, où des segments de code critiques sont dispersés dans des secteurs non contigus régis par des règles de lockbit indépendantes. Cette fragmentation augmente exponentiellement la complexité de l'assainissement et de la reconstruction, retardant la récupération complète du code même après la réussite des opérations de vidage partiel. L'obfuscation du code en cours d'exécution entrave davantage l'analyse en chiffrant les blocs d'instructions en mémoire qui ne sont déchiffrés qu'en cours d'exécution, empêchant le désassemblage statique des données vidées dormantes. Les fusibles anti-rétro-ingénierie désactivent les compteurs de performance matériels et les périphériques de trace de débogage, supprimant les outils d'observation en cours d'exécution que les analystes utilisent pour tracer le flux du programme lors des tests dynamiques. Il est important de distinguer la rétro-ingénierie éthique du contournement malveillant dans le cadre des réglementations mondiales sur la sécurité embarquée. Les analystes éthiques utilisent des techniques contrôlées de vidage et de reconstruction pour identifier les vulnérabilités dans l'application des lockbits et les schémas de protection par fusibles, soumettant leurs découvertes aux fabricants pour une amélioration défensive. Les acteurs malveillants déploient des flux de travail identiques pour récupérer le code propriétaire, contourner les verrous de propriété intellectuelle et produire des dispositifs commerciaux dupliqués pour une distribution sur le marché de la contrefaçon. En conclusion, la rétro-ingénierie du firmware des microcontrôleurs verrouillés est un flux de travail structuré défini par les fonctionnalités de sécurité natives du dispositif, y compris les fusibles, les lockbits et les niveaux de protection contre la lecture. Chaque étape, de l'évaluation initiale des verrous à la génération finale du firmware dupliqué, dépend de l'accessibilité des données de vidage flash et eeprom, de la faisabilité de la décapsulation physique et de la complexité des barrières de récupération de code par étapes mises en œuvre par les développeurs d'origine. Comprendre ce flux de travail adverse permet aux équipes de sécurité de concevoir un firmware obfusqué, partitionné et renforcé par fusibles qui maximise la difficulté de rétro-ingénierie et empêche la duplication non autorisée de la logique embarquée propriétaire.