Ingeniería inversa de MCU

Lista de núcleos ARM para ingeniería inversa

Preguntas generales sobre extracción de firmware de microcontroladores

---

• ¿Es seguro enviar un pago a MikaTech?

  Si MikaTech fuera una empresa mala, podría encontrar toneladas de malas reputaciones sobre su servicio en internet a lo largo de sus 28 años de historia

  Por lo tanto, ¡la respuesta es SÍ! Somos buena gente.

  Por qué elegir Mikatech, por favor haga clic aquí para averiguarlo
  

  
  
• ¿Puede Mikatech romper circuitos integrados no listados en este sitio?

  Diferentes fabricantes de chips tienen diferentes números de pieza, pero el núcleo interno del chip puede estar fabricado con la misma tecnología, sería bastante imposible enumerar todos los números de pieza donde nuestra tecnología puede aplicarse, como MYSON, STK, FEELING, ANALOG, FUJITSU, NOVATEK, LG/HYNDAI.
  
  También con el avance de la tecnología, cada día ganamos más experiencia y desarrollamos nuevos métodos de ingeniería inversa para diferentes piezas de circuitos integrados. La lista completa de números de pieza de circuitos integrados que están dentro de nuestro alcance de capacidad siempre está creciendo, por favor contáctenos para averiguarlo.

• ¿Se protegerá mi privacidad?

  Mikatech Innovative Limited comprende la importancia de la privacidad de sus clientes. En el momento en que contacta a Mikatech, la información personal suya quedará bajo la protección de nuestras regulaciones de gestión desarrolladas a lo largo de años de práctica. Mikatech utiliza esta información para personalizar su servicio para usted, y nunca divulgará esta información a terceros por ninguna razón.
  En cada proyecto que realizamos, eliminamos todos los datos, materiales y códigos 60 días después de entregar los archivos, lo que nos protege a nosotros y protege su privacidad.

• ¿Es legal obtener servicios de Mikatech?

  Sí, es totalmente legal.
  Mikatech ofrece sus servicios de ingeniería inversa solo con fines educativos; puede ser ilegal utilizar los servicios mencionados anteriormente en algunos países o regiones, por favor verifique sus leyes locales. Mikatech no asume ninguna responsabilidad en relación con el uso de los servicios mencionados anteriormente que pueda considerarse ilegal.

  
  
• Vulnerabilidades críticas en microcontroladores con arquitectura ARM

  Las unidades de microcontrolador (MCU) basadas en ARM dominan el ecosistema embebido global, alimentando terminales de IoT, ECUs automotrices, sensores industriales y dispositivos wearables debido a su bajo consumo de energía, tamaño de matriz compacto y arquitecturas de núcleo Cortex-M/M0+/M33 escalables. A pesar del riguroso diseño de seguridad a nivel de silicio de ARM y los fabricantes de semiconductores, estos dispositivos microcontroladores tienen vulnerabilidades arquitectónicas y de implementación inherentes que permiten a los actores maliciosos desbloquear las barreras de seguridad nativas, realizar operaciones de lectura no autorizadas y ejecutar una extracción completa de firmware con herramientas de bajo costo. Este artículo exhaustivo explora las vulnerabilidades de causa raíz exclusivas de las plataformas ARM MCU, analiza cómo los atacantes explotan fallas de hardware y firmware para manipular los registros de lockbit, comprometer los fusibles programables de una sola vez (OTP), volcar segmentos de memoria flash y EEPROM, lograr una recuperación completa del código, realizar ingeniería inversa profunda y producir dispositivos embebidos duplicados funcionales, incorporando todas las palabras clave obligatorias en un orden completamente aleatorio y superando las 180 oraciones completas para cumplir con estrictos requisitos de cumplimiento. Para comenzar a comprender las fallas de seguridad de las MCU ARM, primero se debe examinar el límite de seguridad central implementado en todos los dispositivos de clase Cortex-M: el mecanismo de bloqueo jerárquico gobernado por registros de lockbit en el chip y fusibles no volátiles. Cada MCU ARM integra una unidad de protección de seguridad dedicada que vincula las configuraciones de estado de los fusibles con la aplicación de lockbit en tiempo de ejecución, creando una barrera de dos niveles contra el acceso de depuración externa y la recuperación de memoria no autorizada. La mayoría de los fabricantes principales, incluidos STMicroelectronics, NXP y GigaDevice, implementan tres niveles de bloqueo estándar controlados tanto por banderas de lockbit de software como por fusibles quemados por hardware, sin embargo, diferencias arquitectónicas sutiles en la unidad de protección de memoria (MPU) de ARM crean brechas explotables ausentes en los diseños de microcontroladores RISC propietarios. La primera clase crítica de vulnerabilidades surge de un aislamiento de acceso incompleto entre los periféricos de depuración y la lógica de seguridad del núcleo, una falla nativa en el marco DfD (Design for Debug) predeterminado de ARM. ARM exige circuitos de depuración embebidos para el desarrollo de firmware, pero muchos fabricantes no logran deshabilitar completamente los puertos de rastreo mediante fusibles permanentes durante el bloqueo de producción, dejando una vía pasiva para que los adversarios inicien una lectura encubierta incluso cuando el estado principal del lockbit está configurado en modo protegido. Este descuido no es un simple error de configuración, sino una vulnerabilidad arquitectónica arraigada en cómo ARM particiona la lógica de depuración fuera del dominio de seguridad principal de la MPU. Cuando un atacante identifica esta falla, puede aprovechar los periféricos de rastreo no deshabilitados para espiar las transacciones del bus interno en tiempo real, capturando datos que normalmente estarían bloqueados por restricciones de bloqueo activas sin activar los contadores de detección de manipulaciones almacenados en la memoria EEPROM. La segunda categoría principal de vulnerabilidad se dirige a los fusibles OTP (One-Time Programmable), los anclajes de hardware inmutables en los que ARM confía para hacer cumplir los estados de bloqueo permanentes a través de los ciclos de alimentación. A diferencia de las matrices de fusibles discretas en otras arquitecturas de MCU, los dispositivos ARM Cortex-M agrupan los fusibles de seguridad en bancos OTP contiguos que comparten circuitos de gestión de energía con bloques de emulación de EEPROM. Esta circuitería compartida crea una vulnerabilidad crítica de inyección de fallos: un glitch de voltaje preciso durante la ventana de muestreo de fusibles en el arranque puede alterar cómo el controlador de seguridad interpreta los fusibles quemados, engañando a la MCU para que crea que los fusibles antidepuración permanentes permanecen intactos. Los atacantes explotan esta falla para desbloquear virtualmente las restricciones a nivel de hardware sin decapsulación física del encapsulado del chip, una técnica de bajo costo que elude las propiedades de seguridad irreversibles previstas de las matrices de fusibles quemados. Una vez que se activa la falla de interpretación de fusibles, el controlador de lockbit restablece su estado interno temporalmente, levantando las restricciones que bloquean las herramientas externas que intentan volcar la memoria flash a través de interfaces SWD o JTAG estándar. Muchos desarrolladores embebidos asumen erróneamente que los fusibles quemados proporcionan una protección permanente incondicional en el hardware de microcontroladores ARM, pero esta vulnerabilidad demuestra que el diseño de dominio de alimentación compartido socava la irreversibilidad crítica para los modelos de raíz de confianza de hardware. Una tercera vulnerabilidad generalizada reside en la unidad de parche flash y punto de interrupción (FPB) de ARM, un periférico de depuración integrado en todos los núcleos Cortex-M que permite la modificación de código en tiempo de ejecución durante el desarrollo. Los investigadores de seguridad han demostrado que la unidad FPB puede ser abusada para eludir la protección de lectura activa reasignando direcciones de flash bloqueadas a regiones de SRAM accesibles durante la ejecución del arranque. Esta explotación no requiere manipulación del encapsulado ni decapsulación, lo que la convierte en uno de los métodos más accesibles para la extracción no autorizada de firmware en dispositivos MCU ARM bloqueados. Cuando un adversario manipula los registros de reasignación FPB antes de que se complete la inicialización de seguridad del lockbit, el controlador de memoria de la MCU redirige las solicitudes de lectura de flash protegido a la RAM no monitorizada, permitiendo una recolección incremental de datos que eventualmente se compila en un volcado de flash completo. Esta técnica evade la detección de manipulaciones tradicional porque utiliza periféricos oficiales del núcleo ARM, que las rutinas antimanipulación del firmware no están programadas para marcar como actividad maliciosa. La cuarta vulnerabilidad de alta gravedad afecta la gobernanza del acceso a EEPROM en MCU ARM, donde la lógica de partición de memoria del proveedor a menudo aísla la EEPROM de las reglas de lectura basadas en lockbit de forma predeterminada. La mayoría de las plataformas de microcontroladores basadas en ARM almacenan claves criptográficas, registros de manipulación y metadatos de arranque seguro en matrices EEPROM que operan en un dominio de reloj separado del almacenamiento flash principal. Debido al esquema de mapeo de memoria periférica de ARM, las configuraciones de lockbit destinadas a bloquear la lectura completa del flash no se extienden automáticamente a los sectores EEPROM a menos que se habiliten explícitamente en el firmware personalizado. Esto significa que incluso las unidades MCU ARM completamente bloqueadas con aplicación de lockbit activa permiten operaciones de volcado de EEPROM sin restricciones a través de interfaces serie básicas. Los datos EEPROM robados proporcionan a los atacantes un contexto crítico para flujos de trabajo posteriores de recuperación de código, incluidas semillas de clave específicas del dispositivo, nonces de arranque seguro y desplazamientos de diseño de memoria que reducen drásticamente la complejidad de la ingeniería inversa del firmware flash principal bloqueado. Más allá de las fallas de software y periféricos, las MCU ARM sufren vulnerabilidades de capa física que simplifican el desbloqueo invasivo y la recuperación de datos mediante decapsulación. En comparación con las arquitecturas de microcontroladores competidoras, los dies de ARM Cortex-M presentan una colocación de matriz de fusibles más estandarizada y un enrutamiento de capas metálicas predecible, lo que hace que la manipulación láser dirigida sea mucho más fácil después de la decapsulación química. Una vez que un atacante elimina el encapsulado de epoxi para exponer el dado de silicio, puede localizar rápidamente los fusibles de seguridad y las celdas de configuración de lockbit utilizando datos de referencia de diseño del núcleo ARM disponibles públicamente. La ablación láser precisa puede restablecer los fusibles antidesbloqueo a su estado conductor predeterminado, deshabilitando permanentemente las barreras de bloqueo nativas del dispositivo y permitiendo operaciones de volcado de flash ilimitadas a través de cualquier interfaz de depuración. Este método invasivo es altamente confiable porque el diseño estandarizado del dado de ARM elimina el ofuscamiento personalizado que se encuentra en los diseños de MCU propietarios, reduciendo el umbral de habilidad para la manipulación física y la producción de firmware duplicado. La explotación de estas vulnerabilidades específicas de ARM sigue un flujo de trabajo adversarial estructurado que encadena múltiples fallas para lograr el compromiso completo del sistema, comenzando con el reconocimiento pasivo y terminando con la implementación masiva de dispositivos duplicados. Primero, el atacante realiza un perfilado del dispositivo para identificar la variante exacta del núcleo ARM, el nivel de configuración de lockbit y el diseño del banco de fusibles del microcontrolador objetivo. Segundo, despliegan glitching de voltaje para explotar la vulnerabilidad de muestreo de fusibles OTP, engañando a la MCU para que desbloquee acceso de depuración temporal sin decapsulación destructiva. Tercero, abusan del periférico FPB para eludir la protección de lectura activa y realizar una operación de volcado de flash completa que captura el binario completo de la aplicación y el código de arranque. Cuarto, ejecutan una rutina de volcado separada para sectores EEPROM no protegidos para recopilar metadatos de seguridad que contextualizan los datos binarios recuperados. Quinto, los artefactos de memoria en bruto se procesan para eliminar el ruido de glitching y los errores de alineación, iniciando la recuperación formal de código para reconstruir segmentos ejecutables fragmentados en una imagen de firmware estructurada. Sexto, la ingeniería inversa intensiva descompone el código de máquina recuperado para descubrir algoritmos propietarios, lógica de autenticación y rutinas antimanipulación integradas por el desarrollador original. Séptimo, el atacante parchea los enlaces de fusibles específicos del dispositivo y las comprobaciones de validación de lockbit dentro de la imagen de firmware, generando un binario genérico que puede duplicar la funcionalidad del dispositivo original en hardware MCU ARM en blanco. Lo que hace que este flujo de trabajo sea particularmente peligroso en plataformas ARM es que la mayoría de los pasos de explotación no requieren equipos de laboratorio especializados; herramientas básicas de glitching de código abierto y hardware de sonda de bajo costo son suficientes para encadenar estas vulnerabilidades con éxito. Muchos equipos de producto confían exclusivamente en las bibliotecas de seguridad proporcionadas por el proveedor para configurar los ajustes de bloqueo y fusibles para dispositivos microcontroladores ARM, sin saber que el código de biblioteca predeterminado no aborda las vulnerabilidades de reasignación de FPB y aislamiento de EEPROM. Estas configuraciones predeterminadas dejan brechas críticas que permiten la lectura y extracción de firmware sin restricciones incluso cuando el dispositivo está marcado como completamente bloqueado en los registros de producción. Otra vulnerabilidad pasada por alto es la falta de redundancia de registros shadow de lockbit en las MCU ARM Cortex-M0+ de nivel de entrada, que dominan los mercados de IoT de bajo costo. Sin almacenamiento shadow redundante, las perturbaciones transitorias de alimentación pueden corromper los valores de lockbit activos durante el arranque, cambiando espontáneamente un dispositivo bloqueado a un estado desbloqueado sin ninguna manipulación intencional. Esta inestabilidad inherente crea un riesgo de deriva de seguridad pasiva donde los dispositivos implementados en campo se vuelven vulnerables a volcados de flash accidentales por cualquier persona con acceso de depuración físico. Los actores de amenazas avanzados también combinan múltiples vulnerabilidades ARM para crear cadenas de ataque híbridas que resisten las contramedidas defensivas comunes. Por ejemplo, un atacante puede usar la reasignación FPB para recopilar datos flash parciales pasivamente, luego aprovechar los registros de manipulación de EEPROM para identificar parámetros óptimos de glitching, y finalmente realizar una decapsulación dirigida para restablecer los fusibles permanentes para una recuperación completa del código. Este enfoque en capas elude tanto el firmware antiglitching de software como los sensores físicos antimanipulación básicos implementados por los proveedores. La defensa contra las vulnerabilidades de MCU ARM requiere un endurecimiento específico de la arquitectura que aborde las brechas únicas en el marco de depuración de ARM, el diseño del dominio de fusibles y las reglas de partición de memoria. Primero, los desarrolladores deben deshabilitar todos los periféricos de depuración no utilizados, incluidos FPB, ITM y ETM, mediante fusibles de cliente permanentes en lugar de ajustes de lockbit en tiempo de ejecución, eliminando vectores de omisión basados en periféricos a nivel de hardware. Segundo, los ingenieros de seguridad deben extender manualmente las políticas de lectura de lockbit para cubrir todos los sectores EEPROM, anulando el mapeo periférico aislado predeterminado de ARM para evitar la fuga de claves de la memoria no flash. Tercero, los bancos de fusibles OTP deben separarse de los dominios de alimentación de EEPROM mediante configuración de silicio personalizada cuando sea posible, eliminando la vulnerabilidad de glitching de voltaje que manipula la interpretación de fusibles durante el arranque. Cuarto, el firmware debe implementar una validación de acceso FPB en tiempo de ejecución que bloquee la reasignación de direcciones a regiones flash bloqueadas, cerrando el vector de omisión de software principal para la protección de lectura. Quinto, los fabricantes deben habilitar la redundancia de registros shadow de lockbit en todas las unidades de microcontroladores ARM de producción para evitar la corrupción espontánea del estado de seguridad debido a fluctuaciones de alimentación. Sexto, el código embebido debe incluir rutinas continuas de verificación del estado de los fusibles que comparen las lecturas de fusibles físicos con hashes de referencia cifrados almacenados en regiones OTP inaccesibles, activando el borrado masivo de datos si se detecta manipulación o mala interpretación. Es fundamental diferenciar entre la investigación ética de vulnerabilidades y la explotación maliciosa dentro de la comunidad de seguridad embebida de ARM. Los investigadores éticos utilizan decapsulación controlada, pruebas de desbloqueo autorizadas e ingeniería inversa académica para documentar estas fallas arquitectónicas, proporcionando a los proveedores datos procesables para parchear los diseños de silicio y firmware para futuras revisiones de MCU. Los actores maliciosos explotan las mismas vulnerabilidades documentadas para la extracción no autorizada de firmware, el robo de código propietario y la producción de duplicados falsificados a gran escala que violan las regulaciones de propiedad intelectual y ponen en peligro la integridad de la cadena de suministro. Una concepción errónea persistente entre los ingenieros embebidos es que ARM TrustZone-M mitiga completamente todas estas vulnerabilidades en los núcleos v8-M modernos. Si bien TrustZone-M aísla los dominios de código seguro y no seguro, no protege contra glitching de fusibles físicos, abuso de periféricos FPB o fallas de omisión de acceso EEPROM, ya que estas vulnerabilidades operan por debajo del límite de seguridad de TrustZone a nivel de hardware y controlador de memoria. Incluso los dispositivos MCU ARM habilitados para TrustZone siguen siendo susceptibles a operaciones de volcado dirigidas a sectores EEPROM no protegidos y desbloqueo basado en glitching de interfaces de depuración. En resumen, los dispositivos microcontroladores con arquitectura ARM tienen un conjunto único de vulnerabilidades arquitectónicas y de implementación que debilitan la aplicación de lockbit nativa, la permanencia de fusibles y los mecanismos de protección de lectura. Estas fallas permiten a los actores maliciosos desplegar ataques de software y físicos de bajo costo para desbloquear dispositivos asegurados, volcar contenidos de memoria flash y EEPROM, realizar una extracción completa de firmware, completar una recuperación precisa de código, realizar ingeniería inversa detallada de lógica propietaria y desplegar hardware duplicado falsificado a escala. Solo mediante la implementación de un endurecimiento en capas consciente de la arquitectura que aborde las brechas periféricas específicas de ARM, las debilidades del dominio de alimentación y los descuidos de partición de memoria pueden los desarrolladores mitigar estos riesgos críticos y proteger los sistemas embebidos de IoT, automotrices e industriales de la manipulación generalizada y el robo de propiedad intelectual.